[发明专利]一种基于BIST结构和自振荡环的电路老化测试方法

说明书

本发明公开了一种基于BIST结构和自振荡环的电路老化测试方法，包括：1、根据静态时序分析、强相关性和扇出过滤方法选择出代表性的关键路径集；2、针对每条代表性关键路径上的“逻辑门”进行分析，将第一个门替换为同类型的且增加一个输入引脚的门，在所增加的引脚上连接旁路多选器将代表性关键路径连接成环路，并确定每个“逻辑门”的非控制引脚值，以配置为自振荡环；3、利用固定型故障测试向量生成方法生成老化测试向量，敏化关键路径；4、敏化关键路径后，禁止系统时钟，使用片外定时器设定振荡时间，同时控制自振荡环开始振荡；5、基于BIST结构设计异步计数器，并计算电路延时，评估电路老化程度。

技术领域

本发明涉及集成电路测试技术和可靠性技术，特别在超大规模集成电路的老化预测和防护方面。

背景技术

随着集成电路工艺尺寸的缩小，极大地提高了电路性能和集成度。然而，芯片在高温、高压等特殊的环境长期带负载运行，会降低芯片性能，导致芯片的老化问题日益严重，最终可能引发芯片故障。尤其在安全关键领域，自动驾驶和卫星系统等快速发展，安全可靠的芯片设计作为支撑至关重要，芯片老化问题已经成为集成电路中越来越具有挑战性的问题。

在先进工艺条件下，芯片面临的老化问题越来越严重。负偏置温度不稳定效应(NBTI)、热载流子效应(HCI)、电迁移效应(EM)和随时间变化的介电击穿效应(TDDB)等机制增加了晶体管阈值电压，降低了载流子迁移率，导致MOS管延时增加，造成芯片发生老化。其中，NBTI效应变得越来越严重，已经成为造成老化问题的主导机制，据统计，经过10年老化，NBTI效应导致芯片性能退化20％左右。同时，工作环境如温度，电压，占空比和工艺变化加剧芯片的老化过程，加快了老化引发电路故障的时间，可能造成更大的危险。关于该问题的现有解决方法主要有：基于老化传感器的在线监测和基于机器学习的老化预测两种。

基于老化传感器的监测方法，原理是在关键路径中点或者关键路径端点处插入监测器，同时在时钟上升沿之前设置一定阈值的监测窗口，如果检测到延迟到达的数据落在窗口内，则表示电路在一段时间之后延时大于时钟周期会发生时序违规，此时电路还在正常工作。监测技术均会不同程度增大面积开销和功耗开销，或者改变最初电路结构，对电路性能造成一定的影响。同时老化对电路的影响过程是缓慢进行的，在长时间的运行中才能提取到延时变化，基于监测器的方法可以粗粒度监测老化趋势，难以做到精确评估电路老化程度。

基于机器学习的方法是另一种得到广泛研究的技术。通过采集不同操作条件下参数，有效的预测芯片的老化程度，评估可能引发的故障。训练样本由工作条件参数(温度，电压，占空比，负载等等)和老化指标(延时，频率等)组成。基于机器学习的方法充满了很大的挑战，检测的操作条件参数均在动态变化，同时提取动态的条件参数值非常困难，目前在非动态条件下提取到的参数值建立的预测模型存在很大的偏差。

发明内容

本发明为了克服已有老化测试方法中硬件开销大，测试不精确，同时硬件结构影响关键路径时序的问题，提供一种基于BIST结构和自振荡环的电路老化测试方法，以期能够以较低的硬件开销精确测试电路老化程度，同时不会影响关键路径时序和电路性能，为评估电路性能和使用寿命提供准确的依据，提高老化检测的可靠性。

本发明为达到上述目的所采用的技术方案是：

本发明一种基于BIST结构和自振荡环的电路老化测试方法的特点是按如下步骤进行：

步骤1、从待测电路中选出代表性关键路径：

步骤1.1、利用静态时序分析工具对待测电路的时序进行分析，选出路径时序余量小于时钟周期的m的路径加入初始路径集N₀中，m表示时序余量所占时钟周期的比例；

步骤1.2、利用强相关性过滤方法对初始路径集N₀的路径进行筛选，去除门单元结构相同以及门单元数量相同或相差一个的冗余路径，从而得到筛选后的路径集N’₀；