[发明专利]一种具有寄生二极管的三维MOS栅控晶闸管及其制造方法

说明书

本发明属于功率半导体技术领域，具体的说是涉及一种具有寄生二极管的MOS栅控晶闸管及其制造方法。本发明通过改进常MOS栅控晶闸管的器件结构，在栅极与阴极之间引入寄生二极管，当栅上电压较大时，使该电压通过寄生二极管的反向导通释放并将栅极‑阴极的电势差钳位在比较低的范围。因此，本发明结构避免了MOS栅控晶闸管应用于脉冲功率领域时因栅介质击穿导致脉冲系统发生失效，以及静电放电时因栅介质击穿导致的器件失效的问题。

技术领域

本发明属于功率半导体技术领域，具体的说是涉及一种具有寄生二极管的MOS栅控晶闸管及其制造方法。

背景技术

脉冲功率系统中，经常通过储能系统以及利用功率半导体开关实现对能量在时间宽度上的压缩，产生瞬态的高功率脉冲。对于电流脉冲，一般要求其具有较大的上升沿di/dt和峰值电流。而功率半导体开关作为功率脉冲系统中的关键器件，决定着系统的输出功率，因此也对其峰值电流以及di/dt能力提出了相应的要求。

常规MOS控制晶闸管(MOS-Control Thyristors，MCTs)具有电流密度大、开关速度快、导通压降小等特点，很适合应用于功率脉冲领域。但由于常规MCT是常开器件，需要在栅上施加负压以维持阻断状态，因此其驱动电路复杂，且不利于提高系统的可靠性。在此基础上，一种具有阴极短路结构的MOS控制晶闸管(Cathode-short MCT,CS-MCT)被提出，通过阴极短路区的引入，使其具有常关特性，有利于简化驱动电路。同时，CS-MCT能在较小的导通电流下被触发，使其在较大电流范围内具有较小的导通电阻。但常规MCT和CS-MCT 在脉冲放电时，由于具有较大的di/dt，从器件阴极到地的寄生电感上会产生很大的感生电动势，使栅电容两端电势差增大，容易导致栅氧化层击穿，造成脉冲系统失效。

同时，半导体器件在生产、组装、运输等过程中，常常会受到静电放电(Electrostatic Discharge,ESD)的影响。随着技术的发展，电子系统的小型化使ESD带来的危害尤为突出，因此ESD防护仍是如今的研究热点。ESD现象发生时通常会在很短的时间内产生较大的电流 (电压)，对于MOS控制晶闸管而言，该电流(电压)直接加到栅上会导致栅氧化层的击穿，引起器件及系统失效。

发明内容

本发明的目的，就是为了避免MOS控制晶闸管应用于脉冲功率领域时因栅介质击穿导致脉冲系统发生失效，以及静电放电时因栅介质击穿导致的器件失效的问题。

本发明的技术方案：一种具有寄生二极管的MOS栅控晶闸管，其元胞结构包括由阳极 10和位于阳极10底部的阳极金属11构成的阳极结构、位于阳极结构顶部的漂移区1、位于漂移区1左侧寄生二极管结构以及顶部右侧的栅极结构与阴极结构；所述N型漂移区1顶部右侧具有P型阱区21，所述P型阱区21上层具有第一N型阱区51，第二N型阱区52；所述第一N型阱区51上层具有P型源区6；其特征在于，所述阴极结构包括阴极金属8；所述阴极金属8与部分第一P型阱区21的上表面、部分第一N型阱区51的上表面以及部分P型源区6的上表面接触；所述N型漂移区1顶部左侧具有第二P型阱区22，所述第二P型阱区 22上层具有第二N型阱区52；其特征在于，第二P型阱区22与第一P型阱区21通过中间的条形第三P型阱区23联通；所述栅极结构包括栅氧化层3、多晶硅4和栅极金属9；所述栅氧化层3的底部同时与N型漂移区1的上表面、部分第一P型阱区21的上表面、部分第一N型阱区51的上表面、部分P型源区6的上表面、全部第二P型阱区22、全部第三P型阱区23、部分第二N型阱区52接触；所述多晶硅4位于栅氧化层3上表面；所述栅极金属 9与部分多晶硅4接触，同时延伸至远离阴极的左侧，并与部分第二N型阱区52上表面接触；所述栅氧化层3和多晶硅4与阴极金属8之间通过绝缘介质层7完全隔离；所述寄生二极管结构包括第二N型阱区52与第二P型阱区22构成的PN结，栅极金属9与第二N型阱区52 上表面接触的部分作为寄生二极管的阴极，阴极金属8与第二P型阱区22接触的部分作为寄生二极管的阳极。

一种具有寄生二极管的MOS栅控晶闸管的制造方法，其特征在于，包括以下步骤：