[发明专利]基于FDSOI的背偏压控制的芯片结构及其制造方法

说明书

本发明涉半导体技术领域,公开了基于FDSOI的背偏压控制的芯片结构及其制造方法，包括第一晶圆和第二晶圆，第一晶圆上设有第一芯片，第一芯片的最上层的金属连线层设有M个第一键合Pad；第二晶圆上设有第二芯片，第二芯片的最上层的金属连线层设有M个第二键合Pad；第一芯片第二芯片键合，当第一芯片与第二芯片键合后，M个第一键合Pad与M个第二键合Pad一一电性连接，本发明的芯片结构在实际使用时由于第一芯片和第二芯片通过键合的方式连接，而不是在平铺在底板上后通过金属线路连接，减少了第一芯片和第二芯片集成时所需要的面积，另外本发明通过在第二芯片的背面制作FDSOI晶体管的背压控制电路，从而大大地节省了芯片面积。

技术领域

本发明涉及半导体技术领域，具体涉及基于FDSOI的背偏压控制的芯片结构及其制造方法。

背景技术

目前，在芯片制程工艺中，大多先将芯片上的不同电路模块按照制程工艺制作在不同的晶圆上，然后再将这些电路模块平铺集成在同一块底板上，实现这些电路模块的电性连接，最后对底板进行封装，形成最后的成品。例如集成了中央处理器CPU、随机存储器RAM、只读存储器ROM、多种I/O口和中断系统、定时器/计数器单片机芯片。然而随着芯片功能的不断增加，芯片中的电路模块也越来越多，如果电路模块仍然平铺在底板上，会导致芯片的面积越来越大。

在MOS管的发展历程中，基于SOI的超薄绝缘层上硅体技术的FD-SOI晶体管由于其漏/源寄生电容小、器件的延迟和动态功耗更低、以及阈值电压不依赖于栅极偏置，更适合于低功率应用。另外相比较于基于体硅的MOS管或者FinFET，FD-SOI晶体管由于具有灵活可调的背偏压可以极大地提升芯片性能。然而如图1所示，现有晶圆上的FDSOI晶体管的背偏压控制端从晶圆上面引出，同栅极、源极和漏极争夺金属互联面积，而这种结构往往导致采用FDSOI晶体管的芯片面积会比传统体硅或者FinFET大。

发明内容

鉴于背景技术的不足，本发明是提供了基于FDSOI的背偏压控制的芯片结构及其制造方法，用来减小采用FDSOI晶体管的芯片的面积。

为解决以上技术问题，本发明提供了如下技术方案：基于FDSOI的背偏压控制的芯片结构，包括第一晶圆和第二晶圆，所述第一晶圆上设有第一芯片，所述第一芯片的最上层的金属连线层设有M个第一键合Pad；所述第二晶圆上设有第二芯片，所述第二芯片的最上层的金属连线层设有M个第二键合Pad；所述第一芯片所述第二芯片键合，当所述第一芯片与所述第二芯片键合后，所述M个第一键合Pad与所述M个第二键合Pad一一电性连接。

可选地，在某种实施方式中，所述M个第一键合Pad在所述第一芯片的最上层的金属连线层均匀分布，所述M个第二键合Pad在所述第二芯片的最上层的金属连线层均匀分布。

可选地，在某种实施方式中，所述第一芯片的钨通孔层设有接触Pad。

可选地，在某种实施方式中，所述第一芯片和第二芯片在所述接触Pad的上方设有硅通孔，所述硅通孔内填充有金属，所述金属与所述接触Pad电连接。

可选地，在某种实施方式中，所述第二芯片衬底上设有离子层，所述离子层与所述第二芯片中的FDSOI晶体管对应设置，所述离子层上开设有背偏压通孔，所述背偏压通孔内填充有金属。

可选地，在某种实施方式中，所述第二晶圆在所述离子层的上方设有交互层，所述交互层内设有第一金属连接线路和第二金属连接线路，所述第一金属连接线路与所述硅通孔内的金属电连接，所述第二金属连接线路与所述背偏压通孔内的金属电连接。

基于FDSOI的背偏压控制的芯片结构的制造方法，包括以下步骤：

S1：在第一晶圆上制作第一芯片，在第一芯片的最上层的金属连线层制作M个第一键合Pad，M为正整数，在第一芯片的钨通孔层制作接触Pad；

S2：在第二晶圆上制作第二芯片，在第二芯片的最上层的金属连线层制作M个第二键合Pad;