[发明专利]基于忆阻器的可编程FFT方法及其电路结构

说明书

本发明涉及一种基于忆阻器的可编程FFT方法及其电路结构，属于信号分析与信号处理领域。将N点的DFT分解为几个较短的DFT，减少乘法次数；将旋转因子的周期性和对称性等性质，减少DFT的运算次数；从而对DFT算法进行简化；在基于时间抽取的FFT算法中，将输入序列x(n)在时域上的次序按照奇偶抽取，对于一个长度为N＝2supgt;M/supgt;的序列的DFT运算，M取正整数，对其进行M次分解，即为M级，最后变成一组2点DFT运算的组合，降低运算量。有益效果在于，采用电路的方式实现复数的加法、减法、乘法运算，继而基于忆阻器实现可编程FFT运算电路结构，提高了FFT的计算速度，同时该电路可复制性强，易于拓展，可实现大规模集成结构去进行序列长度更长的FFT运算。

技术领域

本发明涉及一种基于忆阻器的可编程FFT方法及其电路结构，属于信号分析与信号处理领域。

背景技术

在信号分析与信号处理领域，离散傅里叶变换(DFT)是一个非常重要的工具。但由于DFT的计算量与变换区间长度N的平方成正比，当N较大时，计算量非常大，因此在实际应用中使用更多的是快速傅里叶变换(FFT)，FFT是实现DFT的一种快速方法，两者是数字信号处理领域的核心组成部分。FFT算法形式多样，但总体上主要分为两大类：基于时间抽取(DIT)FFT和基于频率抽取(DIF)FFT，基于此可再分为基2、基4等方法。各算法的优缺点视不同的约束条件而不同。FFT在信号的频谱分析中广泛被使用，可以用软件实现，也可以用硬件实现，用软件方法实现便捷易行，并且随着DSP芯片运算能力的提高，其运算速度也有所加快，但在某些领域内，比如雷达信号、电子对抗、高速实时图像信号的频谱分析中，其速度仍满足不了要求，难以实现实时性。现有的大多数硬件实现方法采用的是FPGA实现的，该方法存在过高的逻辑级数，过重的流水等问题，因此本文提出了一种采用硬件电路结构的方法来实现FFT算法，并且该电路可通过有记忆特性的元器件，即忆阻器来实现可编程操作。

发明内容

本发明针对上述问题本文提出了一种全新的硬件解决方法，具体是指一种基于忆阻器的可编程FFT方法及其电路结构。

本发明通过以下技术方案实现，设变换区间长度为N的有限长序列x(n)的DFT表达式X(k)为：

上式中为旋转因子(k＝0,1,…,N-1)，其表达式为：

其中e是自然常数，其值约为2.71828，j是虚数单位；

旋转因子的计算方式：

在N点基2FFT算法中，其运算流图的级数M与N的关系为：

M＝log₂ N   (3)

第L级的旋转因子计算为：

其中J＝0,1,2…(2^L-1-1)   (4)

其中：L为运算流图中具体对应的级数，M为运算流图的总级数；

将N点的DFT分解为几个较短的DFT，减少乘法次数；将旋转因子的周期性和对称性等性质，减少DFT的运算次数；从而对DFT算法进行简化；

在基于时间抽取的FFT算法中，将输入序列x(n)在时域上的次序按照奇偶抽取，对于一个长度为N＝2^M的序列的DFT运算，M取正整数，对其进行M次分解，即为M级，最后变成一组2点DFT运算的组合，降低运算量。

复数加法的电路实现方法如下：

设C＝V+Z D＝V-Z   (5)

C,D,V,Z均为复数；