[发明专利]防止ESD破坏TFT的方法、TFT的制备方法、显示面板

说明书

本发明提供了一种防止ESD破坏TFT(英文全称：Thin Film Transistor，中文：薄膜晶体管)的方法、TFT的制备方法、显示面板，通过对测试数据进行拟合，获取TFT的抗ESD能力与每一膜层的制备参数之间的关系，即在所述栅极层的爬坡角的角度范围为0°‑40°，且栅极层的爬坡角的角度越小，所述TFT的抗ESD能力越强；所述栅极绝缘层的厚度越大，所述TFT的抗ESD能力越强。根据上述关系，设置TFT的各膜层的制备参数，防止ESD破坏TFT。

技术领域

本发明涉及一种显示技术领域，尤其涉及一种防止ESD破坏TFT的方法、TFT的制备方法、显示面板。

背景技术

ESD(Electro-Static Discharge)静电释放，即两物电位差不相等，经由接触或感应所产生的放电现象。它存在于环境之中，放电作用通过线路，电流脉冲无法被具保护的线路所疏通掉，瞬间通过的电流会将材料内部的温度提升至熔点，因此造成元件损伤。影响静电大小的因素主要有不纯物的混入，不纯物的导电度高带静电量低、表面状态接触面积与压力(即接触面积越大)，带静电越高，压力越大；带静电越高，即分离速度越快；带静电越高，元件受到ESD冲击会产生剧变失效。元件在受到ESD冲击，遭受到彻底破坏，元件不再有功能，这种失效是永久性的，这种ESD可能使金属熔化，显示界面破坏，介电层破坏，这通常是因为在元件局部区域有高能量密度的放电所造成。元件受ESD影响会存在潜在缺陷。这类缺陷比较难侦测，元件受到部分的伤害，有某程度的劣化，虽还有正常的功能，但是其生命周期明显的变短，若系统中有这种元件，常常会提早报废。对于TFT LCD，ESD的破坏会造成AA(array area)区的线类不良，也会造成GOA(gate on array)的黑屏及线类不良。

发明内容

本发明提供了一种防止ESD破坏TFT的方法、TFT的制备方法、显示面板，以解决现有技术中存在的电子元件由于静电释放现象导致被损毁、缩短使用寿命的技术问题。

为了达到上述目的，本发明提供一种防止ESD破坏TFT的方法，其包括如下步骤：获取多个TFT的至少一膜层的测试数据，所述测试数据包括每一膜层的制备参数以及每一膜层所能承受的静电释放电压；将所述测试数据进行数据拟合，得到至少一拟合曲线；以及从所述拟合曲线中获取所述TFT的抗ESD能力与每一膜层的制备参数之间的关系。

进一步的，所述制备参数包括所述TFT的栅极层的爬坡角，所述栅极层的爬坡角的角度范围为0°-40°。

进一步的，所述栅极层的爬坡角的角度越小，所述TFT的抗ESD能力越强。

进一步的，所述制备参数包括所述TFT的栅极绝缘层的厚度，所述栅极绝缘层的厚度越大，所述TFT的抗ESD能力越强。

进一步的，所述栅极绝缘层的材质为无机材料。

进一步的，所述TFT包括：栅极层、栅极绝缘层以及有源层；所述栅极层的厚度为d0、所述栅极层的爬坡角的角度为A，所述栅极层的坡顶处的所述栅极绝缘层与所述有源层的厚度之和为d1，所述栅极层的爬坡处的所述栅极绝缘层与所述有源层的厚度之和为d2，所述栅极层的坡底处的所述栅极绝缘层与所述有源层的厚度之和为d3，其中，d2＝0.773*d3+0.156*d3*cosA-0.061*d0。

进一步的，所述静电释放电压为多个TFT的同一膜层的所能承受的实际静电释放电压的平均值。

进一步的，所述测试数据还包括所述TFT的击伤比或良好比；所述击伤比为多个TFT中被静电释放电压击伤的TFT的数量相对于TFT总数的比值；所述良好比为多个TFT中未被静电释放电压击伤的TFT数量相对于TFT总数的比值。

为了达到上述目的，本发明还提供一种TFT的制备方法，其包括依据本发明所述的防止ESD破坏元件的方法中得出的所述TFT的抗ESD能力与每一膜层的制备参数之间的关系设置所述TFT的膜层的制备参数。