[发明专利]流水线多米诺结构逐次逼近型模数转换器

说明书

本发明提供一种流水线多米诺结构逐次逼近型模数转换器，包括：n+1级子ADC、多个余差放大器和预设调整模块；第1级子ADC的输入端与信号输入端连接，用于在采样后获得输入信号；子ADC的输出端包括第一输出端，第一输出端与预设调整模块连接，用于将各个子ADC产生的5位量化码输入至预设调整模块，以使预设调整模块对量化码进行拼接及冗余位校正，获得模数转换结果；第1～n级子ADC还包括第二输出端，用于将子ADC产生的余差信号经余差放大器放大后的信号作为输入信号，并输入至下一级子ADC。本发明提高了SAR ADC的转换速度和精度，能够在比较器的工作过程中实时校正失调电压，防止因失调累加而影响子ADC的性能。

技术领域

本发明属于集成电路技术领域，具体涉及一种流水线多米诺结构逐次逼近型模数转换器。

背景技术

随着集成电路的高速发展，无线通讯、图像和视频等便携式电子应用领域对ADC(Analog to Digital Converter，模数转换器)的性能要求也不断提高，高分辨率、高转换速率、低失真和低功耗的设计已经成为模数转换器设计的主要挑战。

目前，模数转换器多采用流水线结构，通过多个子ADC级联、以流水线工作的转换方式实现模数转换器在转换速度、精度和功耗上的折中。SAR ADC(SuccessiveApproximation Register，逐次逼近式模拟数字转换器)是一种常用的模数转换器，为了实现高速SAR ADC，相关技术中一般会采用时域交织和流水线结构。然而，时域交织SAR ADC多通道之间的失配会严重影响ADC的性能，流水线型SAR ADC将流水线中的全并行ADC用SARADC代替，受限于传统异步逻辑SAR ADC的速度，此种设计方式对于余差放大器的带宽要求较高，同时要求短时间建立放大后的余差信号，从而极大地增加了余差放大器的功耗。

发明内容

为了解决现有技术中存在的上述问题，本发明提供了一种流水线多米诺结构逐次逼近型模数转换器。本发明要解决的技术问题通过以下技术方案实现：

本发明提供一种流水线多米诺结构逐次逼近型模数转换器，包括：n+1级子ADC、多个余差放大器和预设调整模块；其中，

所述子ADC包括输入端和输出端，第1级子ADC的输入端与信号输入端连接，用于在采样后获得输入信号；所述子ADC的输出端包括第一输出端，所述第一输出端与所述预设调整模块连接，用于将子ADC产生的5位量化码输入至所述预设调整模块，以使所述预设调整模块对各子ADC产生的5位量化码进行拼接及冗余位校正，获得模数转换结果；

所述第1～n级子ADC还包括第二输出端，所述第二输出端经所述余差放大器连接至下一级子ADC，用于将子ADC产生的余差信号经所述余差放大器放大后的信号作为输入信号，并输入至下一级子ADC。

在本发明的一个实施例中，还包括第一参考电压信号端、第二参考电压信号端和第三参考电压信号端，所述信号输入端包括第一信号输入端和第二信号输入端；

所述子ADC包括：第一模块、第二模块、校准电路和输出模块，所述第一模块包括比较器：A1～A5、第一类电容、第二类电容、第一类开关、第二类开关、以及A1～A5分别对应的预设逻辑电路，所述第一类开关包括多个第一开关组，所述第二类开关包括多个第二开关组，每个所述第一开关组包括三个第一开关，每个所述第二开关组包括三个第二开关；其中，

各比较器的第一输入端与所述第一信号输入端连接、第二输入端与所述第二信号输入端连接、输出端与自身对应的预设逻辑电路连接；所述第一类电容的第一端均与所述第一信号输入端连接、第二端分别通过所述第一开关组中的三个第一开关连接至所述第一参考电压信号端、第二参考电压信号端或第三参考电压信号端；

所述第二类电容的第一端均与所述第二信号输入端连接、第二端分别通过所述第二开关组中的三个第二开关连接至所述第一参考电压信号端、第二参考电压信号端或第三参考电压信号端。