[发明专利]SRAM存储单元版图及设计方法、电路、半导体结构、存储器在审
申请号: | 202111061849.6 | 申请日: | 2021-09-10 |
公开(公告)号: | CN115796103A | 公开(公告)日: | 2023-03-14 |
发明(设计)人: | 李宗翰;刘志拯 | 申请(专利权)人: | 长鑫存储技术有限公司 |
主分类号: | G06F30/392 | 分类号: | G06F30/392;G06F30/394;G11C11/412;H10B10/00 |
代理公司: | 北京派特恩知识产权代理有限公司 11270 | 代理人: | 高天华;张颖玲 |
地址: | 230000 安徽省合肥市*** | 国省代码: | 安徽;34 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | sram 存储 单元 版图 设计 方法 电路 半导体 结构 存储器 | ||
本申请提供了一种SRAM存储单元版图及设计方法、电路、半导体结构、存储器,所述版图包括:衬底;沿第一方向延伸的至少一个有源区;沿第二方向延伸的至少一个栅极结构;第二方向垂直于第一方向;至少一个接触结构;其中,至少一个接触结构连接至少一个有源区中的两个相邻有源区,以及目标栅极结构;目标栅极结构属于至少一个栅极结构;目标栅极结构在衬底中的投影相交于至少一个有源区中除两个相邻有源区外的其他有源区在衬底中的投影。本申请能够减少连接线的使用,节约加工面积,提高集成电路的集成度;同时,简化加工工艺,减少低良率风险。
技术领域
本申请涉及集成电路领域,尤其涉及一种SRAM存储单元版图及设计方法、电路、半导体结构、存储器。
背景技术
随着电子技术的发展,对集成电路的性能要求也在不断提高。在相同的加工面积上,需要集成更多的电子元件,以提高集成电路的集成度。同时,随着集成电路结构的复杂化,也使得加工工艺更加复杂,带来了低良率风险。
在集成电路中,连接线用于将各半导体器件之间导通。在布置连接线的过程中,需要多布置一部分金属材料,留出余量空间,以避免导通不良。这样,额外占用了加工面积,不利于提高集成电路的集成度。同时,布置连接线的工艺较为复杂,存在低良率风险。
发明内容
本申请实施例期望提出一种SRAM存储单元版图及设计方法、电路、半导体结构、存储器,能够减少连接线的使用,以节约加工面积,提高集成电路的集成度;同时,简化加工工艺,减少低良率风险。
本申请的技术方案是这样实现的:
本申请实施例提供一种SRAM存储单元版图,所述版图包括:
衬底;
沿第一方向延伸的至少一个有源区;
沿第二方向延伸的至少一个栅极结构;所述第二方向垂直于所述第一方向;
至少一个接触结构;其中,
所述至少一个接触结构连接所述至少一个有源区中的两个相邻有源区,以及目标栅极结构;所述目标栅极结构属于所述至少一个栅极结构;
所述目标栅极结构在所述衬底中的投影相交于所述至少一个有源区中除所述两个相邻有源区外的其他有源区在所述衬底中的投影。
本申请实施例还提供一种SRAM存储单元设计方法,所述方法包括:
提供衬底;
设置沿第一方向延伸的至少一个有源区;所述至少一个有源区包括:第一有源区和第二有源区;
设置沿第二方向延伸的至少一个栅极结构;所述第二方向垂直于所述第一方向;第一栅极结构;
设置至少一个接触结构;其中,
所述至少一个接触结构接触结构连接所述至少一个有源区中的两个相邻有源区,以及目标栅极结构;所述目标栅极结构属于所述至少一个栅极结构;
所述目标栅极结构在所述衬底中的投影相交于所述至少一个有源区中除所述两个相邻有源区外的其他有源区在所述衬底中的投影。
本申请实施例还提供一种SRAM存储单元电路,其特征在于,包括:开关单元、第一锁存单元和第二锁存单元;
所述开关单元、所述第一锁存单元和所述第二锁存单元通过至少一个接触结构连接;
所述第一锁存单元连接电源端;所述第二锁存单元连接接地端;
所述开关单元连接位线;所述开关单元还接收字线信号;其中,
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于长鑫存储技术有限公司,未经长鑫存储技术有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202111061849.6/2.html,转载请声明来源钻瓜专利网。
- 上一篇:服务控制方法及相关装置
- 下一篇:衣物处理设备