[发明专利]沟槽型MOS器件的制作方法在审
申请号: | 202111103005.3 | 申请日: | 2021-09-17 |
公开(公告)号: | CN113903668A | 公开(公告)日: | 2022-01-07 |
发明(设计)人: | 贾金兰;刘华明;刘川 | 申请(专利权)人: | 上海华虹宏力半导体制造有限公司 |
主分类号: | H01L21/336 | 分类号: | H01L21/336;H01L21/28;H01L29/423 |
代理公司: | 上海浦一知识产权代理有限公司 31211 | 代理人: | 罗雅文 |
地址: | 201203 上海市浦东*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 沟槽 mos 器件 制作方法 | ||
1.一种沟槽型MOS器件的制作方法,其特征在于,所述方法包括:
形成沟槽栅结构;
进行阱区离子注入;
在高温炉管中进行推阱,且在推阱过程中向所述高温炉管中通入二氯乙烷和氧气;
在所述沟槽栅结构外侧形成源极。
2.根据权利要求1所述的方法,其特征在于,所述形成沟槽栅结构包括:
在衬底表面形成外延层;
在所述外延层中形成沟槽;
通过氧化工艺形成栅氧化层,所述栅氧化层覆盖沟槽表面和所述外延层表面;
沉积多晶硅填充所述沟槽;
去除高于所述外延层表面的多晶硅,形成沟槽栅结构。
3.根据权利要求2所述的方法,其特征在于,所述去除高于所述外延层表面的多晶硅,形成沟槽栅结构之前,所述方法还包括:
向所述多晶硅中注入掺杂离子。
4.根据权利要求2所述的方法,其特征在于,所述在所述外延层中形成沟槽,包括:
在所述外延层表面形成硬掩膜层;
通过光刻和刻蚀工艺在所述硬掩膜层中形成沟槽区域图案;
以所述硬掩膜层为掩膜刻蚀所述外延层,形成所述沟槽。
5.根据权利要求1所述的方法,其特征在于,所述在所述沟槽栅结构外侧形成源极,包括:
通过光刻工艺定义源区掺杂区域;
通过离子注入工艺进行源区掺杂;
通过光刻工艺和接触孔隔断工艺在沟槽栅结构外侧形成源极。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海华虹宏力半导体制造有限公司,未经上海华虹宏力半导体制造有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202111103005.3/1.html,转载请声明来源钻瓜专利网。
- 上一篇:模块化的干细胞检测装置
- 下一篇:风电集群日前功率调度计划的制定方法
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造