[发明专利]驱动电路与信号转换电路

权利要求书

1.一种驱动电路，包含：

第一推挽式电路与第二推挽式电路，各自包含：

第一输出端与第二输出端；以及

第一晶体管、第二晶体管、第三晶体管与第四晶体管，其中，该第一晶体管耦接于第一参考电压与该第一输出端之间，该第二晶体管耦接于该第一输出端与电路节点之间；该第三晶体管耦接于该电路节点与该第二输出端之间，该第四晶体管耦接于该第二输出端与第二参考电压之间，

其中，该第一推挽式电路的第一晶体管及第二晶体管各自的控制端中的至少一者以及该第二推挽式电路的第三晶体管及第四晶体管各自的控制端中的至少一者用于接收一对差动输入信号的正端输入信号，该第一推挽式电路的第三晶体管及第四晶体管各自的控制端中的至少一者以及该第二推挽式电路的第一晶体管及第二晶体管各自的控制端中的至少一者用于接收该对差动输入信号的负端输入信号，

其中，该第一推挽式电路及该第二推挽式电路各自的第一输出端分别用于输出第一对差动输出信号的第一正端信号与第一负端信号；该第一推挽式电路及该第二推挽式电路各自的第二输出端分别用于输出第二对差动输出信号的第二负端信号与第二正端信号。

2.如权利要求1的驱动电路，其中，该第一推挽式电路的第一晶体管及第三晶体管与该第二推挽式电路的第一晶体管及第三晶体管为N型晶体管，以及该第一推挽式电路的第二晶体管及第四晶体管与该第二推挽式电路的第二晶体管及第四晶体管为P型晶体管，

其中，该第一推挽式电路及该第二推挽式电路各自还包含第一电容、第二电容、第三电容与第四电容，

其中，该第一推挽式电路的第一电容及第二电容与该第二推挽式电路的第三电容及第四电容各自的第一端均用于接收该正端输入信号，及该第一推挽式电路的第一电容及第二电容与该第二推挽式电路的第三电容及第四电容各自的第二端分别耦接至该第一推挽式电路的第一晶体管及第二晶体管与该第二推挽式电路的第三晶体管及第四晶体各自的控制端，以及

该第一推挽式电路的第三电容及第四电容与该第二推挽式电路的第一电容及第二电容各自的第一端均用于接收该负端输入信号，及该第一推挽式电路的第三电容及第四电容与该第二推挽式电路的第一电容及第二电容各自的第二端分别耦接至该第一推挽式电路的第三晶体管及第四晶体管与该第二推挽式电路的第一晶体管及第二晶体管各自的控制端。

3.如权利要求1的驱动电路，其中，该第一推挽式电路及该第二推挽式电路的第一晶体管、第二晶体管、第三晶体管与第四晶体管为N型晶体管，

其中，该第一推挽式电路及该第二推挽式电路各自还包含第一电容与第二电容，

其中，该第一推挽式电路的第一电容耦接于该正端输入信号与该第一推挽式电路的第一晶体管的控制端之间，该第一推挽式电路的第二电容耦接于该负端输入信号与该第一推挽式电路的第三晶体管的控制端之间，该第二推挽式电路的第一电容耦接于该负端输入信号与该第二推挽式电路的第一晶体管的控制端之间，该第二推挽式电路的第二电容耦接于该正端输入信号与该第二推挽式电路的第三晶体管的控制端之间。

4.如权利要求1的驱动电路，其中，该第一推挽式电路及该第二推挽式电路的第一晶体管、第二晶体管、第三晶体管与第四晶体管为P型晶体管，

其中，该第一推挽式电路及该第二推挽式电路各自还包含第一电容与第二电容，

其中，该第一推挽式电路的第一电容耦接于该正端输入信号与该第一推挽式电路的第二晶体管的控制端之间，该第一推挽式电路的第二电容耦接于该负端输入信号与该第一推挽式电路的第四晶体管的控制端之间，该第二推挽式电路的第一电容耦接于该负端输入信号与该第二推挽式电路的第二晶体管的控制端之间，该第二推挽式电路的第二电容耦接于该正端输入信号与该第二推挽式电路的第四晶体管的控制端之间。