[发明专利]分栅存储器阵列结构及操作方法

权利要求书

1.一种分栅存储器阵列结构，其特征在于：所述的分栅存储器阵列结构由多个结构相同的存储单元组成，在X方向和Y方向上分布形成存储阵列；所述存储阵列放置于阱中；各个所述的存储单元为分栅结构形成选择管和存储管，包含一个选择栅以及一个存储栅；

在所述的存储阵列中，在Y方向上，每相邻的两个存储单元采用共源连接，即每相邻的两个存储单元的选择管共享源区；共源相邻的两个存储单元的两个选择栅短接之后接X方向的选择栅字线WL；每共源相邻的两个存储单元的存储栅分别接存储栅字线WLSa、WLSb；

所述存储阵列中位于同一列上的所有存储管的漏极均与对应该列的Y方向的位线BL连接。

2.如权利要求1所述的分栅存储器阵列结构，其特征在于：所述的存储单元中的分栅结构形成选择管和存储管，存储管和选择管共享一个沟道，省去中间的源/漏区；共源连接的相邻的两个存储单元中，两个选择管的源区共享，减少了两个往外引出的接触孔；在Y方向上只需一条位线BL。

3.如权利要求1所述的分栅存储器阵列结构，其特征在于：所述的存储管为SONOS存储管。

4.如权利要求1所述的分栅存储器阵列结构，其特征在于：在对存储阵列进行数据的擦除、编程或者读出时，对阱分别施加对应的不同的电压值。

5.如权利要求1所述的分栅存储器阵列结构的操作方法，其特征在于：所述的存储阵列在数据擦除和编程时采用page操作模式；读取时，给选中的目标存储单元的选择栅字线加压，并将与选中的目标存储单元共源相邻的存储单元的存储管关断，此时读取目标存储单元的位线中的电流以获得目标存储单元的状态；

进行数据擦除时，需要进行数据擦除的目标存储单元的选择栅字线接电压Vpos,目标存储单元的存储栅字线接电压Vneg,存储阵列中其余的所有存储单元的存储栅字线以及选择栅字线接电压Vpos，同一行上的选中擦除的存储单元的存储管字线接电压Vneg,其他存储单元的存储管字线接电压Vpos。

6.如权利要求5所述的分栅存储器阵列结构的操作方法，其特征在于：进行数据读取时，阱的电压为Vgnd,给选中的目标存储单元的选择栅字线施加电压Vpwr，以及给选中的目标存储单元的存储栅字线接地Vgnd，同时关断与选中存储单元共源相邻的存储单元的存储管，读取选中的目标存储单元的位线中的电流即可获得选中的目标存储单元的状态；读取时，存储阵列中选中的存储单元所在行的选择栅电压为Vpwr，非选中行的存储单元的选择栅字线电压以及存储栅字线电压均为Vgnd，选中的目标存储单元的存储栅电压为Vgnd，与选中的存储单元共源相邻的存储栅字线电压为Vnegr，选中的存储单元所在的列位线电压为Vgnd,其余列的位线为浮空状态，此时读取选中的存储单元的位线电流即可获得目标存储单元的状态。

7.如权利要求5所述的分栅存储器阵列结构的操作方法，其特征在于：对所述的存储阵列进行编程时，为page操作模式，此时阱电压为Vneg,存储阵列中选择栅字线电压均为Vneg,目标存储单元的存储栅的字线电压为Vpos,非目标行上的存储单元的存储栅的字线电压为Vneg；存储阵列中位线电压分为编程“1”和编程“0”两种状态：编程“1”时位线电压为Vneg,编程“0”时位线电压为Vbl。

8.如权利要求1-7任一项所述的分栅存储器阵列结构的操作方法，其特征在于：所述的电压Vpos＞Vbl＞Vgnd＝0＞Vnegr＞Vneg，Vpwr＞Vgnd。

9.如权利要求8所述的分栅存储器阵列结构的操作方法，其特征在于：所述的Vpos为7V,Vneg为-4V，Vbl为1.2V，Vnegr为-1.5V，Vpwr为1.5V。