[发明专利]分栅存储器阵列结构及操作方法

说明书

本发明公开了一种分栅存储器阵列结构，所述的分栅存储器阵列结构由多个结构相同的存储单元在X方向和Y方向形成存储阵列；所述存储阵列放置于阱中；各个所述的存储单元为分栅结构形成选择管和存储管；在所述的存储阵列中，在Y方向上，每相邻的两个存储单元采用共源连接，即每相邻的两个存储单元的选择管为共源连接；共源相邻的两个存储单元的两个选择栅短接之后接X方向的选择管字线WL；每共源相邻的两个存储单元的存储栅分别接存储栅字线WLSa、WLSb；所述存储阵列中位于同一列上的所有存储管的漏极均与对应该列的Y方向的位线BL连接。本发明使用共源相邻的分栅结构存储器阵列结构，存储单元的结构更加紧凑，有效缩减了存储单元的面积。

技术领域

本发明涉及半导体器件制造工艺领域，特别是指一种分栅存储器阵列结构。

背景技术

随着电子产品的快速普及，闪存flash作为当今的主流存储载体得到迅速的推广普及，其技术也得到了迅速的发展。非挥发性存储器(NVM)技术，从存储介质上分主要有浮栅(floating gate)技术和SONOS

(Silicon-Oxide-Nitride-Oxide-Silicon)技术，从结构上分主要有单栅(1-Transistor)、分栅(split gate)、双栅(2-Transistor)等技术。Flash由于其具有长寿命，非易失性，低价格，以及易于编程、擦除的优点已被越来越广泛的应用于各种嵌入式电子产品如金融IC卡、汽车电子等应用。提高存储集成密度有利于节省芯片面积、降低制造成本。随着主流工艺技术的发展，以及人们对Flash器件迫切要求，基于分栅结构的分栅Flash受到人们的广泛关注，相比于传统Flash，分栅快闪存储器作为闪存的一种，由于具有高效的编程速度以及完全避免过擦除的能力，无论是在单体还是在嵌入式产品方面都得到了人们更多的关注，目前，分栅快闪存储器已被广泛地应用于个人电脑、数码器材、移动终端、智能卡等产品。这种新颖的分栅Flash在可靠性、无过擦除等方面表现优越，而且由于结构紧凑，同样的芯片面积能集成更多的存储单元，因而对容量的提升也有较佳的优化效果。但是由于目前信息时代数据量剧增，对存储器结构的进一步优化实现更高的容量始终是行业的追求。

发明内容

本发明所要解决的技术问题在于提供一种分栅存储器阵列结构及其操作方法，采用分栅结构，结构更加紧凑，操作也更简单。

为解决上述问题，本发明所述的一种分栅存储器阵列结构，所述的

分栅存储器阵列结构由多个结构相同的存储单元组成，在X方向和Y方向上分布形成存储阵列；所述存储阵列放置于阱中；各个所述的存储单元为分栅结构形成选择管和存储管，包含一个选择栅以及一个存储栅；；

在所述的存储阵列中，在Y方向上，每相邻的两个存储单元采用共源连接，即每相邻的两个存储单元的选择管共用一个源区；共源相邻的两个存储单元的两个选择栅短接之后接X方向的选择栅字线WL；每共源相邻的两个存储单元的存储栅分别接存储栅字线WLSa、WLSb；

所述存储阵列中位于同一列上的所有存储管的漏极均与对应该列的Y方向的位线BL连接。

可选地，所述的存储单元中的分栅结构形成选择管和存储管，该选择管和存储管共享沟道，省去中间的源/漏区；共源连接的相邻的两个存储单元中，两个选择管共享源区，减少两个往外引出的接触孔；在Y方向上只需一条位线BL。

可选地，所述的存储管为SONOS存储管。

可选地，在对存储阵列进行数据的擦除、编程或者读出时，对阱分别施加对应的不同的电压值。

所述的分栅存储器阵列结构的操作方法，所述的存储阵列在数据擦除和编程时采用page操作模式，读取时，给选中的目标存储单元的选择栅字线加压，并将与选中的目标存储单元共源相邻的存储单元的存储管关断，此时读取目标存储单元的位线中的电流以获得目标存储单元的状态；