[发明专利]处理器、内存控制器、片上系统芯片和数据预取方法

权利要求书

1.一种处理器，其特征在于，包括：内核、缓存控制器和缓存；所述内核中运行线程；所述缓存控制器用于：

获取所述线程访问至少一个物理页面的页面访问密度，所述页面访问密度指单个物理页面中在预设时间内被所述线程访问的缓存线占全部缓存线的比率；

在所述线程访问目标物理页面的目标缓存线对应的数据的情况下，当所述至少一个物理页面的页面访问密度满足第一条件时，向内存控制器发送请求消息，所述请求消息用于请求获取内存中与多个缓存线对应的数据，所述多个缓存线包括所述目标缓存线以及所述目标物理页面中与所述目标缓存线关联的预取缓存线；

从所述内存控制器接收所述多个缓存线对应的数据，并存储至所述缓存中。

2.根据权利要求1所述的处理器，其特征在于，所述至少一个物理页面的页面访问密度满足第一条件，包括：

所述至少一个物理页面的页面访问密度的均值大于第一门限，或者，所述至少一个物理页面的页面访问密度的最大值大于第二门限，或者，所述至少一个物理页面的页面访问密度的每个值均大于第三门限。

3.根据权利要求1-2任一项所述的处理器，其特征在于，所述缓存控制器具体用于：

先从所述内存控制器接收所述目标缓存线对应的数据，后从所述内存控制器接收所述预取缓存线对应的数据。

4.根据权利要求1-3任一项所述的处理器，其特征在于，所述缓存指中间级缓存或最后一级缓存。

5.一种内存控制器，其特征在于，包括第一决策器、第二决策器和通信接口；

所述通信接口用于从处理器接收请求消息，所述请求消息用于请求获取内存中与多个缓存线对应的数据，所述多个缓存线包括所述处理器访问的物理页面中的目标缓存线以及与所述目标缓存线关联的预取缓存线；

所述第一决策器用于通过所述通信接口向所述处理器发送所述目标缓存线对应的数据；

所述第二决策器用于通过所述通信接口向所述处理器发送所述预取缓存线对应的数据。

6.根据权利要求5所述的内存控制器，其特征在于，

对于同一个请求消息对应的所述目标缓存线和所述预取缓存线，所述第一决策器先发送所述目标缓存线对应的数据，所述第二决策器后发送所述预取缓存线对应的数据。

7.根据权利要求5-6任一项所述的内存控制器，其特征在于，

如果所述预取缓存线有多个，所述第二决策器优先发送时延最低的预取缓存线对应的数据。

8.根据权利要求5-7任一项所述的内存控制器，其特征在于，所述请求消息包括第一请求消息和第二请求消息；所述第一请求消息请求获取第一目标缓存线对应的数据以及与所述第一目标缓存线关联的第一预取缓存线对应的数据，所述第二请求消息请求获取第二目标缓存线对应的数据以及与所述第二目标缓存线关联的第二预取缓存线对应的数据；

如果所述第一预取缓存线对应的数据与所述第一目标缓存线对应的数据位于所述内存中同一内存库的同一行，在所述第一决策器发送所述第一目标缓存线对应的数据之后，所述第二决策器优先发送所述第一预取缓存线对应的数据，然后所述第一决策器发送所述第二目标缓存线对应的数据，所述第二决策器发送所述第二预取缓存线对应的数据。

9.根据权利要求5-7任一项所述的内存控制器，其特征在于，所述请求消息包括第一请求消息和第二请求消息；所述第一请求消息请求获取第一目标缓存线对应的数据以及与所述第一目标缓存线关联的第一预取缓存线对应的数据，所述第二请求消息请求获取第二目标缓存线对应的数据以及与所述第二目标缓存线关联的第二预取缓存线对应的数据；

如果所述第一预取缓存线对应的数据与所述第一目标缓存线对应的数据不位于所述内存中同一内存库的同一行，所述第一决策器先发送所述第一目标缓存线对应的数据以及所述第二目标缓存线对应的数据，然后所述第二决策器发送所述第一预取缓存线对应的数据以及所述第二预取缓存线对应的数据。