[发明专利]一种基于扩散电阻的输入信号端口的ESD保护电路在审
申请号: | 202111333469.3 | 申请日: | 2021-11-11 |
公开(公告)号: | CN114094557A | 公开(公告)日: | 2022-02-25 |
发明(设计)人: | 刘志伟;黄晓宗;刘继芝;郑义 | 申请(专利权)人: | 电子科技大学广东电子信息工程研究院 |
主分类号: | H02H9/02 | 分类号: | H02H9/02 |
代理公司: | 北京汇捷知识产权代理事务所(普通合伙) 11531 | 代理人: | 盛君梅 |
地址: | 广东省东莞市松山湖*** | 国省代码: | 广东;44 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 基于 扩散 电阻 输入 信号 端口 esd 保护 电路 | ||
本发明公开了一种基于扩散电阻的输入信号端口的ESD保护电路,包括扩散电阻RP和RN,本发明采用带有偏置的扩散电阻替代传统方案的固定电阻。当扩散电阻进行特定的偏置时,会形成对VDD和VSS的寄生二极管。当ESD冲击到来时,寄生的二极管形成对VDD和VSS的泄放通路,扩散电阻并联形成ESD的二级保护结构。本发明中,扩散电阻须选用N型和P型两种并联,并施加相应的偏置。因为扩散电阻寄生的二极管实现了对VDD和VSS的泄放通路,减少了元器件的使用,可以节省芯片面积。
技术领域
本发明涉及电气技术领域,具体是一种基于扩散电阻的输入信号端口的ESD保护电路。
背景技术
随着半导体工艺和集成电路技术的不断发展,器件特征尺寸不断缩小,晶体管极薄的栅氧化层更容易受到静电损坏,在集成电路制造、运输、封装和应用的过程中,都容易受到此影响,ESD损伤可分为硬损伤和软损伤,硬损伤导致电路性能不满足需求或者功能失效,电路被判定为不合格;软损伤则不会导致电路功能性失效,只是电路参数发生偏移,可以满足部分系统的使用,但是会影响器件的长期可靠性。ESD损伤已成为集成电路设计不可或缺、必须考虑的一个重要问题。
对于数字信号输入端口来说,器件通常采用最小的特征尺寸来实现各逻辑单元,输入端口更容易受到静电的冲击,导致栅氧化层被击穿,从而引起电路失效。为了避免这一现象,往往在输入端口增加对电源轨的保护二极管,泄放ESD冲击电流,防止其进入内部电路。
发明内容
本发明的目的在于提供一种基于可变电阻的输入信号端口的ESD保护电路,以解决上述背景技术中提出的问题。
为实现上述目的,本发明提供如下技术方案:
一种基于可变电阻的输入信号端口的ESD保护电路,包括扩散电阻RP和扩散电阻RN,所述扩散电阻RP的一端连接输入信号VN和扩散电阻RN,扩散电阻RP的滑动端连接MOS管Mp1的源极、检测电路和泄放器件,扩散电阻RP的滑动端连接MOS管Mn1的源极、检测电路和泄放器件,扩散电阻RP的另一端连接MOS管Mn1的栅极和MOS管Mn1的栅极,检测电路还连接泄放器件。
作为本发明的进一步技术方案,所述MOS管Mp1为PMOS管。
作为本发明的进一步技术方案,所述MOS管Mn1为NMOS管。
与现有技术相比,本发明的有益效果是:采用本发明,当扩散电阻进行特定的偏置时,会形成对VDD和VSS的寄生二极管。当ESD冲击到来时,寄生的二极管形成对VDD和VSS的泄放通路,扩散电阻并联形成ESD的二级保护结构。本发明中,扩散电阻须选用N型和P型两种并联,并施加相应的偏置。因为扩散电阻寄生的二极管实现了对VDD和VSS的泄放通路,减少了元器件的使用,可以节省芯片面积。
附图说明
图1为现有技术的电路图。
图2为本发明的电路图。
图3为采用固定电阻实现输出端口的传统保护结构图。
图4为采用可变电阻的输出端口的保护结构图。
图5为采用N型和P型电阻并联实现输入端口的两级保护结构图。
具体实施方式
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于电子科技大学广东电子信息工程研究院,未经电子科技大学广东电子信息工程研究院许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202111333469.3/2.html,转载请声明来源钻瓜专利网。