[发明专利]芯片接口电路和芯片

说明书

公开了一种改进的芯片接口电路和芯片。所述电路包括：分压电路，包括第一电阻、第二电阻和开关；输入门电路，包括MOS管P1和晶体管N1；第一电阻的一端连接输入端(PAD)，另一端连接第一节点(A)；第二电阻的一端连接第一节点，另一端连接第二节点(B)；开关的一端连接第二节点，另一端接地；P1的源极连接电源电压，栅极连接第一节点(A)，漏极连接第一端子(PIN2)；N1的源极接地，栅极连接第一节点(A)，漏极连接第一端子，其中，第一端子用于连接芯片主体电路，开关在输入端接收到高压的输入电压时导通。该电路使用低压管结合分压电路实现芯片接口电路，由此实现良好的接口速度特性，并避免低工作电压时由于高压管阈值电压大而导致的芯片无法正常工作的问题。

技术领域

本公开涉及一种芯片领域，尤其涉及一种芯片接口电路以及使用该电路的芯片。

背景技术

为了保证芯片的正常工作，芯片在封装前后都需要进行测试。这些测量用的高压需要与芯片中在电源电压下工作的芯片主体电路隔离，以防止高压对主体电路的伤害。为此，需要在常规电路的入口处设置接口电路。相应的接口在设计时会使用耐压特性更好的高压管，用于隔离测试高压对芯片主体电路的伤害。

随着便携式电子产品变得越来越微型化，工作电源电压也越来越低，但测试的外灌高压和需要监控的操作高压保持不变。这就使得接口电路高压管的阈值电压相对于芯片的电源电压而显得过大，导致接口速度差。在某些工艺偏差较大的场合，阈值电压甚至可能接近电源电压，导致接口无法正常工作。

为此，需要一种改进设计的芯片接口电路。

发明内容

本公开要解决的一个技术问题是提供一种改进的芯片接口电路，该电路使用低压管结合分压电路实现芯片接口电路，由于低压管的阈值电压小，使得即便在更低的电源电压下工作，接口电路仍然能够实现良好的速度特性。

根据本公开的第一个方面，提供了一种芯片接口电路，包括：分压电路，包括第一电阻、第二电阻和开关；输入门电路，包括第一PMOS晶体管和第一NMOS晶体管；其中，所述第一电阻的一端连接输入端(PAD)，另一端连接第一节点(A)；所述第二电阻的一端连接所述第一节点，另一端连接第二节点(B)；所述开关的一端连接所述第二节点，另一端接地；所述第一PMOS晶体管的源极连接电源电压，栅极连接第一节点(A)，漏极连接第一端子(PIN2)；所述第一NMOS晶体管的源极接地，栅极连接第一节点(A)，漏极连接所述第一端子，其中，所述第一端子用于连接芯片主体电路，所述开关在所述输入端接收到高压的输入电压时导通。

可选地，所述第一PMOS晶体管和所述第一NMOS晶体管是低压MOS晶体管。

可选地，所述开关是第二NMOS晶体管(N0)，所述第二NMOS晶体管的漏极连接所述第二节点，栅极连接第二端子，源极接地，所述第二端子在所述输入电压为高压时为所述第二NMOS晶体管提供导通电压。

可选地，所述第二NMOS晶体管是低压MOS晶体管。

可选地，输入高压为V_PAD，第一电阻的电阻值为R1，第二电阻的电阻值为R2，并且所述第一PMOS晶体管和所述第二NMOS晶体管的耐压值要大于V_PAD*R2/(R2+R1)的值。

可选地，所述输入端与如下至少一项连接：与芯片外部管脚连接的焊盘；静电放电模块；高压输入输出选通电路。

可选地，所述输入高压包括如下至少一项：由芯片外部管脚经由所述焊盘输入的外部测试高压；以及芯片内的电荷泵产生的内部高压。

可选地，所述输入端接入由芯片选通管脚输入的外部测试高压，并将所述外部测试高压经由接通的高压输入输出选通电路提供给存储单元阵列。

根据本公开的第二个方面，提供了一种芯片，包括如第一方面所述的芯片接口电路。