[发明专利]一种集成源漏电容的超结MOS器件及其制作方法

权利要求书

1.一种集成源漏电容的超结MOS器件的制作方法，其特征在于，包括：

提供第一导电类型的衬底，在所述衬底的上侧制作外延层；

在外延层上制作多个呈间隔设置的隔离区，所述隔离区设置在有源区的外侧区域；

在外延层上侧长场氧层，将有源区的内侧区域的场氧层刻蚀掉，并在所述场氧层上刻蚀形成若干组开口，每组开口设置在相邻的两个隔离区之间；

在所述外延层上侧长氧化层，并对氧化层下侧的外延层进行JFET注入和推阱操作；

在外延层上刻蚀形成若干第一沟槽，并对所述第一沟槽回填第二导电类型的单晶硅，以制作形成超结MOS器件的P/N结构；

在每一开口下侧的外延层上刻蚀形成第二沟槽；

在所述第二沟槽内制作形成电容层间介质层，然后在所述电容层间介质层的内上侧制作形成电容多晶硅电极；所述隔离区为3个，所述开口为两组，以制作形成两个源漏电容，通过调节第二沟槽的深度和电容层间介质层的厚度来调节两个源漏电容的容值大小，以使两个源漏电容的容值大小不同；

在所述第一沟槽的上端及其四周的外延层上制作形成第二导电类型的体区；

在所述外延层上侧长栅氧化层，并在所述栅氧化层的上侧沉积多晶硅，并对所述多晶硅进行掺杂，然后将第一沟槽上侧的多晶硅和栅氧化层刻蚀掉；

在所述体区内制作第一导电类型的源区；

沉积介质层，并在所述介质层上刻蚀形成连接孔，所述连接孔包括源区连接孔和电容连接孔，所述源区连接孔设置在体区及源区的上侧，所述电容连接孔设置在电容多晶硅电极的上侧；

在所述连接孔内及介质层的上侧溅射金属层，然后对金属层进行刻蚀。

2.根据权利要求1所述的集成源漏电容的超结MOS器件的制作方法，其特征在于，每组开口包括呈间隔设置的多个，以刻蚀形成多个呈间隔设置的第二沟槽，通过调节第二沟槽的宽度与相邻的两个第二沟槽之间的间距的比值来调节两个源漏电容的容值大小。

3.根据权利要求1所述的集成源漏电容的超结MOS器件的制作方法，其特征在于，所述第一导电类型为N型，所述第二导电类型为P型，所述JFET注入的元素为磷，注入能量为60Kev-80Kev，注入剂量为1E12-3E12。

4.根据权利要求3所述的集成源漏电容的超结MOS器件的制作方法，其特征在于，所述隔离区的制作方式如下：

在所述外延层的上侧长氧化层，在所述氧化层的上侧涂胶，并对胶光刻出开口，通过所述开口对外延层执行杂质注入和退火操作，杂质注入的元素为硼，注入能量为80-140KeV，注入剂量为1-3E13；退火温度为1100-1200℃，退火时间为300-500分钟。

5.根据权利要求3所述的集成源漏电容的超结MOS器件的制作方法，其特征在于，所述体区的制作方式如下：

向第一沟槽的上端及其四周的外延层内注入硼元素，注入能量为100Kev-140Kev，注入剂量为4E13-6E13；然后进行BODY退火，退火温度为1100℃，退火时间为30-180分钟。

6.根据权利要求1所述的集成源漏电容的超结MOS器件的制作方法，其特征在于，在刻蚀形成第一沟槽和第二沟槽后，分别在第一沟槽和第二沟槽内长牺牲氧化层，然后再将牺牲氧化层去除。