[发明专利]功率半导体器件及其制备方法

权利要求书

1.一种功率半导体器件，其特征在于，包括：

依次层叠设置的第一电极层、半导体基板以及第一层间介质层；所述半导体基板中设有体区，所述体区中设有掺杂区；所述体区包括第一区域、第二区域以及第三区域；

第一沟槽、第二沟槽以及第三沟槽，所述第一沟槽位于所述第一区域且底部穿出所述体区，所述第二沟槽位于所述第二区域，所述第三沟槽位于所述第三区域且底部穿出所述体区，所述第一沟槽以及所述第三沟槽内分别设置有栅极介质层；

第一金属插塞、第二金属插塞、第三金属插塞，所述第一金属插塞位于所述第一沟槽中且顶部延伸至所述第一层间介质层，所述第二金属插塞位于所述第二沟槽中且顶部延伸至所述第一层间介质层，所述第三金属插塞位于所述第三沟槽中且顶部延伸至所述第一层间介质层；

位于所述第一层间介质层上的第二层间介质层，所述第二层间介质层覆盖所述第一金属插塞，所述第二层间介质层对应所述第二金属插塞、所述第三金属插塞的区域分别具有第一开口、第二开口；

间隔设置在所述第二层间介质层上的第二电极层以及栅极，所述第二电极层通过所述第一开口与所述第二金属插塞连接，所述栅极通过所述第二开口与所述第三金属插塞连接。

2.根据权利要求1所述的功率半导体器件，其特征在于，所述第一开口的下端宽度大于等于所述第二沟槽的宽度，所述第二开口的下端宽度大于等于所述第三沟槽的宽度；

所述第一开口的上端宽度大于等于下端宽度，所述第二开口的上端宽度大于等于下端宽度。

3.根据权利要求1或2所述的功率半导体器件，其特征在于，还包括：

接触层，所述接触层位于所述第二沟槽的槽底，所述接触层为第二掺杂类型，且掺杂浓度大于所述体区的掺杂浓度。

4.根据权利要求1所述的功率半导体器件，其特征在于，第一金属插塞、第二金属插塞、第三金属插塞分别独立的包括：

第一金属层，所述第一金属层覆盖所述栅极介质层并延伸至所述第一层间介质层；

第二金属层，所述第二金属层与所述第一金属层远离所述半导体基板的一端连接；

其中，

所述第二金属层的上表面与所述第一层间介质层的上表面相齐平；

所述第一金属层与所述第二金属层限定出容纳腔，所述容纳腔为空腔或填充第三金属层。

5.根据权利要求4所述的功率半导体器件，其特征在于，形成所述第一金属层的材料为Ti；形成所述第二金属层的材料为TiN；形成所述第三金属层的材料为W。

6.一种功率半导体器件的制备方法，其特征在于，包括：

在半导体基板中形成体区、在体区中形成掺杂区，以及形成覆盖于所述半导体基板的第一层间介质层，其中，所述体区包括第一区域、第二区域以及第三区域；所述第一层间介质层中设有对应于第一区域的第一前驱沟槽、对应于所述第二区域的第二前驱沟槽、以及对应于所述第三区域的第三前驱沟槽；

在所述第一层间介质层上形成第一光刻胶图案，所述第一光刻胶图案对应所述第一前驱沟槽、所述第三前驱沟槽的区域分别具有第一光刻胶开口、第二光刻胶开口；

以所述第一光刻胶图案和所述第一层间介质层为掩膜，对所述半导体基板进行刻蚀，并去除所述第一光刻胶图案，以分别形成穿过所述体区的第一沟槽以及第三沟槽；

在所述第一沟槽内壁、所述第三沟槽内壁形成栅极介质层；

对所述第二前驱沟槽对应的体区进行刻蚀，以形成穿过所述掺杂区的第二沟槽；

在所述第一沟槽中、所述第二沟槽中以及所述第三沟槽中分别对应形成第一金属插塞、第二金属插塞以及第三金属插塞；

在所述第一层间介质层上形成第二层间介质层，所述第二层间介质层对应所述第二金属插塞、所述第三金属插塞的区域分别具有第一开口、第二开口；

在所述第二层间介质层上形成间隔设置的第二电极层以及栅极，所述第二电极层通过所述第一开口与所述第二金属插塞连接，所述栅极通过所述第二开口与所述第三金属插塞连接；

在所述半导体基板远离所述第一层间介质层的一侧形成第一电极层。