[发明专利]一种低功耗快速动态比较器

说明书

本发明请求保护一种低功耗快速动态比较器，属于微电子技术领域。包括预放大器、比较电路及锁存器，所述预放大器的信号输出端接所述比较电路的信号输入端，所述比较电路的信号输出端接所述锁存器的信号输入端；本发明采用PMOS管构成体二极管结构降低电路的动态功耗，体二极管的栅极接偏置电压端，通过偏置电压调节体二极管的压降，调节比较器的速度，降低电路延时；采用两个背靠背交叉耦合的晶体管作预放大器的负载，提高预放大器的增益，预放大器的两输出端接时钟信号控制的传输门，克服电路电荷失调影响比较器速度的问题；比较电路采用背靠背交叉耦合连接的两反相器构成正反馈的结构，提高比较精度，使系统在一个稳定状态下工作。

技术领域

本发明属于微电子技术领域，具体涉及一种低功耗快速动态比较器。

背景技术

模数转换器(ADC)作为模拟信号和数字信号连接的接口电路，已成为片上系统(SoC)的重要组成部分，而比较器作为ADC的重要组成部分，其性能直接影响ADC的性能，进而影响SoC的性能特性。

图1为一种传统的比较器，主要由NMOS管M1、NMOS管M2、NMOS管M3、NMOS管M4、NMOS管M5、NMOS管M6、PMOS管M7、PMOS管M8、PMOS管M9以及PMOS管M10组成。当时钟信号CLK＝0及CLK-N＝1时，比较器处于放大阶段，此时尾电流NMOS管M1处于导通状态，PMOS管M2与PMOS管M3为输入管并比较输入端VIN+与输入端VIN-的信号，PMOS管M7和PMOS管M8导通为比较器的输出端提供初始电压。当时钟信号CLK＝1及CLK-N＝0时，比较器处于锁存阶段。无论怎样，传统的比较器存在功耗、失调、延时等问题，其直接影响ADC的性能特性。

发明内容

本发明旨在解决以上现有技术的问题。提出了一种低功耗快速动态比较器。本发明的技术方案如下：

一种低功耗快速动态比较器，其包括：预放大器、比较电路及锁存器，其中所述预放大器的信号输出端接所述比较电路的信号输入端，所述比较电路的信号输出端接所述锁存器的信号输入端；所述预放大器对输入端VN以及输入端VP的输入信号进行预放大并在输出端VNN与输出端VPP输出信号，所述比较电路对所述预放大器的输出端VNN及输出端VPP的信号进行动态比较并为所述锁存器提供输入信号，所述锁存器接收所述比较电路的输出信号并在时钟信号CLK的作用下实现锁存。

进一步的，所述预放大器包括：NMOS管M1、NMOS管M2、NMOS管M3、PMOS管M4、PMOS管M5、PMOS管M6、PMOS管M7、PMOS管M8、PMOS管M9、PMOS管M10及NMOS管M11，其中PMOS管M8的源极分别与PMOS管M9的源极以及外部电源VDD相连，PMOS管M8的栅极分别与PMOS管M9的栅极以及偏置电压端VB相连，PMOS管M8的漏极分别与PMOS管M8的衬底、PMOS管M6的源极以及PMOS管M4的源极相连，PMOS管M6的栅极与时钟信号CLK相连，PMOS管M6的漏极分别与PMOS管M4的漏极、NMOS管M2的漏极、PMOS管M10的源极、NMOS管M11的源极、PMOS管M5的栅极、NMOS管M18的栅极以及所述预放大器的一输出端VNN相连，PMOS管M4的栅极分别与PMOS管M5的漏极、PMOS管M7的漏极、PMOS管M10的漏极、NMOS管M11的漏极、NMOS管M3的漏极、NMOS管M17的栅极以及所述预放大器的另一输出端VPP相连，PMOS管M10的栅极与时钟信号CLK相连，NMOS管M11的栅极与时钟信号CLKF相连，NMOS管M2的栅极与输入端VN相连，NMOS管M2的源极分别与NMOS管M3的源极以及NMOS管M3的漏极相连，NMOS管M1的栅极与时钟信号CLK相连，NMOS管的源极与外部地GND相连，PMOS管M9的漏极分别与PMOS管M9的衬底、PMOS管M5的源极以及PMOS管M7的源极相连，PMOS管M7的栅极与时钟信号CLK相连，NMOS管M3的栅极与输入端VP相连。