[发明专利]一种MOS耐压及漏电流验证方法、系统和计算机终端

权利要求书

1.一种MOS耐压及漏电流验证方法，其特征在于，包括以下步骤：

S1：获取多电源域集成电路版图；

S2：对多电源域集成电路版图进行MOS耐压验证、有源区到N型阱的漏电流验证、P型阱到有源区的漏电流验证和P型阱到N型阱的漏电流验证，输出验证结果；

S3：若所述验证结果为存在MOS耐压、有源区到N型阱的漏电流、P型阱到有源区的漏电流或P型阱到N型阱的漏电流中的至少一种，则执行S4；否则，执行S5；

S4：根据所述验证结果对多电源域集成电路版图进行修改，得到修改后的多电源域集成电路版图，执行所述S1-S3；

S5：输出多电源域集成电路版图。

2.根据权利要求1所述的一种MOS耐压及漏电流验证方法，其特征在于，所述S2之前包括以下步骤：

建立多电源域集成电路版图的连接关系数据库，所述连接关系数据库包括以下连接关系：

金属与金属通过通孔连接、多晶硅与有源区通过接触孔连接、有源区与N型阱通过接触孔连接、有源区与P型阱通过接触孔连接、PMOS的源极与漏极默认不连接、NMOS的源极与漏极默认不连接，以及PMOS的源极与漏极经处理后不连接；

建立多电源域集成电路版图的图形数据库，所述图形数据库包括以下图形单元：

负电压MOS、0电压MOS、低电压MOS、中电压MOS和高电压MOS的栅极；

负电压MOS、0电压MOS、低电压MOS、中电压MOS和高电压MOS的源极；

负电压MOS、0电压MOS、低电压MOS、中电压MOS和高电压MOS的漏极；

负电压MOS、0电压MOS、低电压MOS、中电压MOS和高电压MOS的背栅；

负电压N型阱、0电压N型阱、低电压N型阱、中电压N型阱和高电压N型阱；

负电压P型阱、0电压P型阱、低电压P型阱、中电压P型阱和高电压P型阱；

高电压MOS、中电压MOS和低电压MOS。

3.根据权利要求2所述的一种MOS耐压及漏电流验证方法，其特征在于，所述MOS耐压验证的方法为：

验证多电源域电路版图中是否存在MOS耐压验证规则中的一种或多种MOS耐压情况；所述MOS耐压验证规则包括：低电压MOS的栅极接到中电压或高电压、中电压MOS的栅极接到高电压、低电压MOS的源极和漏极接到中电压或高电压，以及中电压MOS的源极和漏极接到高电压；

若存在MOS耐压验证规则中的至少一种MOS耐压情况，则根据所述连接关系数据库和所述图形数据库，输出与多电源域集成电路版图中存在的MOS耐压情况相应的图形。

4.根据权利要求2所述的一种MOS耐压及漏电流验证方法，其特征在于，所述有源区到N型阱的漏电流验证的方法为：

验证多电源域集成电路版图中是否存在有源区到N型阱的漏电流验证规则中的一种或多种漏电情况；所述有源区到N型阱的漏电验证规则包括：0电压有源区接到负电压N型阱，低电压有源区接到负电压N型阱或0电压N型阱，中电压有源区接到负电压N型阱、0电压N型阱或低电压N型阱，以及高电压有源区接到负电压N型阱、0电压N型阱、低电压N型阱或中电压N型阱；

若存在有源区到N型阱的漏电流验证规则中的至少一种漏电情况，则根据所述连接关系数据库和所述图形数据库，输出与多电源域集成电路版图中存在的漏电情况相应的图形。

5.根据权利要求2所述的一种MOS耐压及漏电流验证方法，其特征在于，所述P型阱到有源区的漏电流验证的方法为：

验证多电源域集成电路版图中是否存在P型阱到有源区的漏电流验证规则中的一种或多种漏电情况；所述P型阱到有源区的漏电流验证规则包括：0电压P型阱接到负电压有源区，低电压P型阱接到负电压有源区或0电压有源区，中电压P型阱接到负电压有源区、0电压有源区或低电压有源区，以及高电压P型阱接到负电压有源区、0电压有源区、低电压有源区或中电压有源区；

若存在所述P型阱到有源区的漏电流验证规则中的至少一种漏电情况，则根据所述连接关系数据库和所述图形数据库，输出与多电源域集成电路版图中存在的漏电情况相应的图形。