[发明专利]半导体结构及其形成方法

权利要求书

1.一种半导体结构，其特征在于，包括：

衬底，所述衬底包括逻辑电路区和像素区；

第一离子掺杂层，位于所述像素区的所述衬底中；

第二离子掺杂层，位于所述第一离子掺杂层中，所述第二离子掺杂层的掺杂深度小于所述第一离子掺杂层的掺杂深度，且所述第二离子掺杂层比所述第一离子掺杂层更远离所述逻辑电路区和像素区的交界处；

栅极结构，位于所述逻辑电路区的所述衬底的顶部、以及所述逻辑电路区和像素区交界处的所述衬底的部分顶部。

2.如权利要求1所述的半导体结构，其特征在于，所述第二离子掺杂层中掺杂的离子包括As和P中的一种或两种。

3.一种半导体结构的形成方法，其特征在于，包括：

提供衬底，所述衬底包括逻辑电路区和像素区；

在所述逻辑电路区的所述衬底的顶部、以及所述逻辑电路区和像素区交界处的所述衬底的部分顶部形成栅极结构、以及覆盖所述栅极结构顶部的离子阻挡层；

形成所述离子阻挡层之后，对所述像素区中的衬底进行掺杂处理；

进行所述掺杂处理之后，去除所述离子阻挡层。

4.如权利要求3所述的半导体结构的形成方法，其特征在于，形成所述栅极结构和离子阻挡层的步骤包括：在所述逻辑电路区和像素区的所述衬底顶部形成栅极材料层；在所述栅极材料层的顶部形成阻挡材料层；图形化所述栅极材料层和阻挡材料层，在所述逻辑电路区的所述衬底的顶部、以及所述逻辑电路区和像素区交界处的所述衬底的部分顶部形成栅极结构、以及覆盖所述栅极结构顶部的离子阻挡层。

5.如权利要求4所述的半导体结构的形成方法，其特征在于，在形成所述栅极材料层之后，在形成所述阻挡材料层之前，还包括：在所述栅极材料层的顶部形成应力缓冲层；

在图形化所述栅极材料层和阻挡材料层的过程中，还包括：图形化所述应力缓冲层。

6.如权利要求4所述的半导体结构的形成方法，其特征在于，图形化所述栅极材料层和阻挡材料层的步骤包括：在所述阻挡材料层的顶部形成第一掩膜层，所述第一掩膜层位于所述逻辑电路区的所述衬底顶部、以及所述逻辑电路区和像素区交界处的所述衬底的部分顶部；以所述第一掩膜层为掩膜，图形化所述第一掩膜层露出的所述栅极材料层和阻挡材料层。

7.如权利要求3所述的半导体结构的形成方法，其特征在于，对所述像素区中的衬底进行掺杂处理之前，还包括：在所述衬底上方形成露出所述像素区的第二掩膜层，所述第二掩膜层位于所述阻挡层的顶部；

进行所述掺杂处理之后，去除所述阻挡层之前，还包括：去除所述第二掩膜层。

8.如权利要求3所述的半导体结构的形成方法，其特征在于，对所述像素区中的衬底进行掺杂处理的工艺包括离子注入工艺。

9.如权利要求3所述的半导体结构的形成方法，其特征在于，对所述像素区中的衬底进行掺杂处理的离子包括As和P中的一种或两种。

10.如权利要求9所述的半导体结构的形成方法，其特征在于，所述离子注入工艺的参数包括：掺杂剂量范围为2.5E12atom/cm³至3.0E12atom/cm³；注入能量为130keV至160keV。

11.如权利要求3所述的半导体结构的形成方法，其特征在于，提供所述衬底的步骤中，位于所述像素区的所述衬底中形成有第一离子掺杂层；

对所述像素区中的衬底进行掺杂处理的步骤中，在所述第一离子掺杂层中形成第二离子掺杂层。

12.如权利要求3所述的半导体结构的形成方法，其特征在于，所述离子阻挡层的厚度为800埃至2000埃。