[实用新型]一种PCIE和RapidIO数据转换装置

说明书

本实用新型公开了一种PCIE和RapidIO数据转换装置，包括处理器和FPGA芯片，FPGA芯片包括PCIE IP核、多个转换通道、一级仲裁模块和RapidIO IP核，转换通道包括相互连接的DMA模块和Bridge模块，各转换通道的DMA模块通过AXI总线与PCIE IP核连接，各转换通道的Bridge模块与一级仲裁模块连接，一级仲裁模块和RapidIO IP核连接，PCIE IP核与处理器连接。该装置采用FPGA芯片实现PCIE与RapidIO各功能的双向转换，并通过多通道二级仲裁提高转换性能及处理器操作的高效便捷性，满足低功耗、小体积需求，稳定性好。

技术领域

本实用新型属于计算机通信技术领域，具体涉及一种PCIE和RapidIO数据转换装置。

背景技术

Rapid IO是一种高性能、低引脚数、基于数据包交换的互连体系结构，是为满足高性能嵌入式系统需求而设计的一种开放式互连技术标准。主要应用于嵌入式系统内部互连，支持芯片到芯片、板到板间的通讯。RapidIO作为一种关键的数据通信接口，其应用的越来越广泛。

现有技术包括两种技术方案：一种是采用PCIE转RapidIO转换芯片；另一种是通过处理器和FPGA方式来实现处理器端PCIE到FPGA端RapidIO数据的转换。其中，采用处理器和FPGA的方案相较于采用PCIE转RapidIO转换芯片的方案，通过FPGA来实现PCIE到RapidIO之间数据的转换，灵活性及扩展性更强，如专利授权公告号为CN208207795U《一种实现RapidIO和PCIE数据转换的系统》，但该现有技术仅用于RapidIO接口功能测试，PCIE端与RapidIO端一一对应，没有进行多通道仲裁设计不便于处理器端操作，转换性能较差。

实用新型内容

本实用新型的目的在于针对上述问题，提出一种PCIE和RapidIO数据转换装置，可实现处理器端PCIE到RapidIO、RapidIO到处理器端PCIE的数据双向转换，同时支持多个通道的数据转换功能，便于处理器端操作，转换性能高，灵活性及扩展性强。

为实现上述目的，本实用新型所采取的技术方案为：

本实用新型提出的一种PCIE和RapidIO数据转换装置，包括处理器和FPGA芯片，FPGA芯片包括PCIE IP核、多个转换通道、一级仲裁模块和RapidIO IP核，转换通道包括相互连接的DMA模块和Bridge模块，各转换通道的DMA模块通过AXI总线与PCIE IP核连接，各转换通道的Bridge模块与一级仲裁模块连接，一级仲裁模块和RapidIO IP核连接，PCIE IP核与处理器连接。

优选地，PCIE和RapidIO数据转换装置还包括多个DoorBell模块，各DoorBell模块的一端与AXI总线连接，另一端与一级仲裁模块连接。

优选地，PCIE和RapidIO数据转换装置还包括AXI BRAM控制器，AXI BRAM控制器的一端与AXI总线连接，另一端与各转换通道的Bridge模块连接。

与现有技术相比，本实用新型的有益效果为：采用FPGA芯片实现PCIE与RapidIO各功能之间的双向转换，如实现SWRITE、NWRITE、NWRITE_R、NREAD、MSG、DoorBell、Maintenance功能的双向转换，并采用多通道二级仲裁提高转换性能及处理器操作的高效便捷性，满足低功耗、小体积需求，提高了使用性能的稳定性。

附图说明

图1为本实用新型PCIE和RapidIO数据转换装置整体结构示意图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。