[实用新型]一种抗5G干扰的降频电路及使用该降频电路的降频器

权利要求书

1.一种抗5G干扰的降频电路，其特征在于包括水平信号接收电路（1）、垂直信号接收电路（2）、第一滤波器（3）、第二滤波器（4）、震动电路（5）、第一IF混频放大电路（6）、第二IF混频放大电路（7）、第一IF滤波电路（8）、第二IF滤波电路（9）、信号输出电路（10）和用于提供工作电压的供电电路（11），所述水平信号接收电路（1）接收信号后经第一滤波器（3）向所述第一IF混频放大电路（6）输入RF信号，所述震动电路（5）向所述第一IF混频放大电路（6）输入LO信号，所述第一IF混频放大电路（6）输出水平IF信号给所述第一IF滤波电路（8），所述垂直信号接收电路（2）分别与震动电路（5）、第二滤波器（4）和第二IF混频放大电路（7）连接将接收到的RF信号经起震、过滤和放大后向所述第二IF滤波电路（9）输入IF信号，所述第二IF滤波电路（9）将垂直IF信号过滤后输入给所述第一IF滤波电路（8）连接，所述第一IF滤波电路（8）对水平IF信号和垂直IF信号进行调整后通过信号输出电路（10）将信号输出。

2.根据权利要求1所述的抗5G干扰的降频电路，其特征在于所述水平信号接收电路（1）包括天线信号输入端PIN1、三极管Q1、三极管Q2、三极管Q3、第一芯片IC1、电阻R1、电阻R2、电阻R4、电阻R5、电阻R8、电容C1、电容C2、电容C3、电容C4、电容C5、电容C6、电容C7、电容C8、电容C11、电容C12、电容C13、电容C14、电容C17、电容C20、电容C21、电容C28、电容C29和电容C30；所述天线信号输入端PIN1分两路，一路与三极管Q1的第二引脚连接，另一路与电阻R1的一端连接，所述电阻R1的另一端与第一芯片IC1连接；所述电容C14、电容C17和电容C21并联后其一端接地，另一端与电阻R1和第一芯片IC1之间的结点连接；所述电容C6的一端与电阻R4的一端连接后其结点分两路,一路与三极管Q1的第一引脚连接，另一路与电容C1的一端连接；所述电容C6的另一端与电容C11的一端连接后其结点分两路，一路接地，另一端与三极管Q1的第三引脚连接；所述电容C11的另一端与电阻R4的另一端连接后其结点与第一芯片IC1连接；所述电容C1的另一端分两路，一路与三极管Q2的第二引脚连接，另一路与电阻R2的一端连接，所述电阻R2的另一端分两路，一路与第一芯片IC1连接，另一路通过电容C12接地；所述电容C7的一端与电阻R2的一端连接， 所述电容C7的另一端接地；所述三极管Q2的第三引脚接地，所述电阻R3与电容C13的一端连接后其结点与第一芯片IC1连接，所述电容C13的另一端接地，所述电容C4的一端与电阻R3连接后其结点与三极管Q2的第一引脚连接，所述电容C4的另一端接地，所述电容C2的一端与三极管Q2的第一引脚连接；所述电阻R5的一端与电容C8的一端连接后其结点与电容C2的另一端连接；所述电容C2的另一端还与三极管Q3的基极连接，所述电容C8的另一端接地，所述电阻R5的另一端与电阻R8的一端连接后其结点分两路，一路通过电容C5接地，另一路与三极管Q3的集电极连接；所述电阻R8的另一端分两路，一路通过电容C20接地，另一路与第一芯片IC1连接；所述电容C28、电容C29和电容C30并联后其一端分两路，一路与电阻R8和第一芯片IC1之间的结点连接，另一路与供电电路（11）连接，所述电容C28、电容C29和电容C30并联后其另一端接地；所述电容C3的一端与三极管Q3的集电极连接，所述电容C3的另一端与第一滤波器（3）连接。