[发明专利]改进金刚石膜的摩擦学特性

说明书

描述制造集成电路的方法。纳米结晶金刚石代替非晶碳被用作硬模。提供处理基板的方法，其中纳米结晶金刚石被用作硬模，其中处理方法产生光滑表面。所述方法涉及两个处理部分。两个单独的纳米结晶金刚石配方组合，即，第一配方和第二配方循环以达成具有高硬度、高模量和光滑表面的纳米结晶金刚石硬模。在其他多个实施方式中，在所述第一配方之后是惰性气体等离子体平滑工艺并且随后所述第一配方被循环以达成高硬度、高模量和光滑的表面。

技术领域

本公开内容的多个实施方式涉及电子器件制造的领域，并且特别是涉及集成电路(IC)制造。更特定来说，本公开内容的多个实施方式提供沉积纳米结晶金刚石膜的方法。

背景技术

随着半导体工业引入具有更高性能和更大功能性的新一代集成电路(IC)，形成那些IC的元件的密度增大，而在各个部件或元件之间的尺寸、大小和间距减小了。尽管在过去，这样的减小仅受到使用光刻定义结构的能力限制，但以μm或nm测量的尺寸的器件几何结构已经创造出新的限制因素，诸如金属元件的导电率、在元件之间使用的绝缘材料的介电常数或3D NAND或DRAM工艺中的挑战。这些限制可以得益于更耐用并且硬度更高的硬模(hard mask)。

减小3D NAND中的每比特成本和增大芯片密度的直接途径是通过添加更多的层。3D NAND技术中的关键步骤之一是在用于金属触点沉积的氮化硅(SiN)凹陷之前的狭缝蚀刻。由于各技术节点中的层的数量增大，为了控制狭缝蚀刻轮廓(自上而下的均匀蚀刻)，硬模的厚度必须按比例增大以承受高深宽蚀刻轮廓。传统地，使用具有高蚀刻选择性、无与伦比的硬度和高密度的极高品质硬模膜。由于高硬度和模量、膜透明度和容易在狭缝蚀刻之后去除，目前的硬模膜包括纯的或掺杂的等离子体增强化学气相沉积(PECVD)非晶碳(aC:H)基膜。然而，PECVD非晶碳硬模膜具有在斜面上分层/剥离(下游蚀刻工艺中的主要问题)从而变得在更厚的膜的情况下更不透明(光对准问题)和导致柱条纹(pillar striation)、单侧弓形(one sided bow)和柱扭曲(pillar twisting)的不良的形态的问题。

纳米结晶金刚石被认为是可用作半导体装置处理中的硬模的高硬度材料，。当具有高硬度和模量时，纳米结晶金刚石硬模膜具有高表面粗糙度。因此，需要具有高硬度和模量但具有低表面粗糙度的硬模。

发明内容

描述制造集成电路的设备和方法。在一个或多个实施方式中，描述处理方法。在一个实施方式中，处理方法包括：在基板上沉积第一纳米结晶金刚石层，第一纳米结晶金刚石层具有第一厚度、第一粗糙度、第一硬度和第一模量；和在第一纳米结晶金刚石层上沉积第二纳米结晶金刚石层，第二纳米结晶金刚石层具有第二厚度和第二粗糙度，其中第一厚度大于第二厚度，并且第二粗糙度小于第一粗糙度。

在其他多个实施方式中，处理方法包括在种晶层上沉积第一纳米结晶金刚石层，第一纳米结晶金刚石层具有第一厚度、第一粗糙度、第一硬度和第一模量；和使第一纳米结晶金刚石层暴露于惰性气体等离子体以形成光滑的纳米结晶金刚石层。

在一个或多个实施方式中，描述电子器件。存储器器件包括：存储器堆叠物，其包括在基板上的多个第一材料与第二材料交替层；在存储器堆叠物上的纳米结晶金刚石层，纳米结晶金刚石层具有小于约15nm的粗糙度；和从存储器堆叠物的顶表面到基板延伸的存储器通道。

附图说明

为了能以详细的方式理解本公开内容的上述特征，可参考多个实施方式来实现以上简要概述的本公开内容的更特定描述，在附图中描绘了一些所述的实施方式。然而，应注意，附图仅描绘了本公开内容的多个典型实施方式，并且因此不应视为对本公开内容范围的限制，因为本公开内容可允许其他等效实施方式。在附图的图示中以示例而非限制的方式描绘如本文中所描述的实施方式，其中类似的参考符号指示类似的元件。

图1A描绘根据一个或多个实施方式的基板的截面图；

图1B描绘根据一个或多个实施方式的基板的截面图；