[发明专利]半导体存储装置

说明书

纳米片(21～23)沿X方向按照纳米片(21～23)的顺序排列而成。纳米片(24～26)沿X方向按照纳米片(24～26)的顺序排列而成。在埋入式布线层中，在俯视时在纳米片(22)与纳米片(25)之间形成有电源布线(11)。纳米片(22)的X方向上的一侧即第一侧的面从栅极布线(32)露出。纳米片(25)的X方向上的另一侧即第二侧的面从栅极布线(35)露出。

技术领域

本公开涉及一种包括纳米片FET(Field Effect Transistor：场效应晶体管)的半导体存储装置，尤其涉及一种使用纳米片FET的单端口SRAM(Static Random AccessMemory：静态随机存取存储器)单元(以下亦适当地简称为单元)的版图构造。

背景技术

SRAM广泛应用于半导体集成电路。

LSI的基本构成要素即晶体管通过缩小栅极长度(按比例缩小：scaling)而实现了集成度的提高、工作电压的降低以及工作速度的提高。但是，近年来，出现的问题是过度地按比例缩小会引起截止电流，截止电流又会引起功耗显著增大。为解决该问题，人们已开始积极对立体构造晶体管进行研究，即让晶体管构造从现有的平面型变为立体型。纳米片FFT(纳米线FET)作为立体构造晶体管之一而备受瞩目。

纳米片FET中得到提倡的是栅极电极呈叉形的叉片(fork sheet)晶体管。在非专利文献1、2中公开了使用叉片晶体管的SRAM单元的版图，实现了半导体存储装置的小面积化。

非专利文献1：P.Weckx et al.，“Stacked nanosheet fork architecture forSRAM design and device co-optimization toward 3nm”，2017 IEEE InternationalElectron Devices Meeting(IEDM)，December 2017，IEDM17-505～508

非专利文献2：P.Weckx et al.，“Novel forksheet device architecture asultimate logic scaling device towards 2nm”，2019 IEEE International ElectronDevices Meeting(IEDM)，December 2019，IEDM19-871～874

发明内容

-发明要解决的技术问题-

在本说明书中，按照现有技术将栅极电极呈叉形的纳米片FET称为叉片晶体管。

然而，在非专利文献1中，对于单端口SRAM单元，仅示出了各晶体管的布置结构，并未对包括布线在内的结构进行详细的研究。

本公开的目的在于：在使用叉片晶体管的单端口SRAM单元的版图构造中，抑制半导体存储装置的面积增大，同时实现半导体存储装置的高速化和写入特性的提高。

-用以解决技术问题的技术方案-