[发明专利]用于干法去除光致抗蚀剂的处理工具

说明书

含金属极紫外辐射(EUV)光致抗蚀剂的干法显影或干法去除在大气条件下进行或在没有真空设备的处理工具中进行。可以在大气压或过大气压下进行含金属EUV光致抗蚀剂的干法去除。可以通过暴露于空气环境或使用非氧化性气体来执行含金属EUV光致抗蚀剂的干法去除。处理室或模块可以被修改或集成以利用烘烤、晶片清洁、晶片处理或其他光致抗蚀剂加工功能执行含金属EUV光致抗蚀剂的干法去除。在一些实施方案中，用于干法去除含金属的EUV光致抗蚀剂的处理室包括用于局部加热半导体衬底的加热组件和用于在半导体衬底上方进行局部气体输送的可移动排放喷嘴。

通过引用并入

PCT申请表作为本申请的一部分与本说明书同时提交。如在同时提交的PCT申请表中所标识的本申请要求享有其权益或优先权的每个申请均通过引用全文并入本文且用于所有目的。

背景技术

半导体器件(例如集成电路)的制造是一种涉及光刻的多步骤工艺。通常，该工艺包括在晶片上沉积材料并通过光刻技术对材料进行图案化以形成半导体器件的结构特征(例如晶体管和电路)。本领域已知的典型光刻工艺的步骤包括：准备衬底；涂敷光致抗蚀剂，例如通过旋涂进行；将光致抗蚀剂以所需图案暴露，使光致抗蚀剂的暴露区域或多或少地溶于显影液；通过应用显影剂溶液去除光致抗蚀剂的暴露或未暴露区域进行显影；以及随后处理以在衬底的已去除光致抗蚀剂的区域上产生特征，例如通过蚀刻或材料沉积来产生特征。

半导体设计的发展创造了对在半导体衬底材料上创造更小的特征的需求，并受到能力的推动。这种技术进步在“摩尔定律”中被表征为密集集成电路中晶体管的密度每两年翻一番。事实上，芯片设计和制造已经取得了进步，使得现代微处理器可能在单个芯片上包含数十亿个晶体管和其他电路特征。此类芯片上的单个特征可能为约22纳米(nm)或更小，在某些情况下小于10nm。

制造具有如此小的特征的设备的一个挑战是能否可靠且可重复地创建具有足够分辨率的光刻掩模。当前的光刻工艺通常使用193nm紫外(UV)光来暴露光致抗蚀剂。光的波长明显大于要在半导体衬底上产生的特征的期望尺寸这一事实产生了固有问题。实现小于光波长的特征尺寸需要使用复杂的分辨率增强技术，例如多图案化。因此，在开发使用具有从10nm至15nm(例如13.5nm)的波长的更短波长的光(例如极紫外辐射(EUV))的光刻技术方面存在显著的兴趣和研究努力。

然而，EUV光刻工艺可能会带来挑战，包括低功率输出和图案化过程中的光损失。与193nmUV光刻中使用的那些类似的传统有机化学放大抗蚀剂(CAR)在用于EUV光刻时具有潜在的缺点，特别是当它们在EUV区域具有低吸收系数，并且光活化化学品的扩散会导致模糊或线条边缘粗糙度时。此外，为了提供图案化下伏器件层所需的抗蚀刻性，在传统CAR材料中图案化的小特征可能会导致存在图案崩塌的风险的高深宽比。因此，仍然需要改进的EUV光致抗蚀剂材料，其具有诸如减小的厚度、更大的吸光度和更大的抗蚀刻性等特性。

这里提供的背景描述是为了总体呈现本技术的背景的目的。当前指定的发明人的工作在其在此背景技术部分以及在提交申请时不能确定为现有技术的说明书的各方面中描述的范围内既不明确也不暗示地承认是针对本技术的现有技术。

发明内容

本文提供了一种装置。该装置包括处理室，其中所述处理室暴露于大气条件。该装置还包括衬底支撑件，其用于将所述半导体衬底保持在所述处理室中；加热组件，其面向在所述衬底支撑件上的所述半导体衬底，其中所述加热组件包括多个加热元件；以及蚀刻气体输送喷嘴，其定位在所述衬底支撑件上方，其中所述蚀刻气体输送喷嘴能移动以将蚀刻气体的输送定位到所述半导体衬底上方的位置。