[发明专利]集成有垂直场效应晶体管的低压闪速存储器

说明书

一种电路(400)包括与垂直场效应晶体管集成的低压闪速存储器(200)和非易失性存储器元件(100)。低压闪速存储器通过垂直场效应晶体管、一条或多条位线和一条或多条字线与非易失性存储器元件耦合。低压闪速存储器可以提供较低的显著电导，非易失性存储器元件可以提供较高的显著电导。低电压闪速存储器可以包括源极和漏极。源极可以通过外延通道与漏极分开。低压闪速存储器可以包括浮置栅极。浮置栅极可以通过第一电介质层与外延通道分开。低压闪速存储器可以包括控制栅极。控制栅极可以通过第二电介质层与浮置栅极分开。

技术领域

本发明一般涉及半导体结构及其形成方法。更具体地说，本发明涉及一种包括与垂直场效应晶体管(VFET)集成的低压闪速存储器的半导体结构。

背景技术

深度学习是一种基于由生物系统中的信息处理启发的人工神经网络的机器学习方法。在神经形态计算中，电子模拟电路被用于模拟神经系统中存在的神经生物学架构。

发明内容

根据本发明的一个实施例，提供了一种电路。该电路可以包括与垂直场效应晶体管和非易失性存储元件集成的低压闪速存储器。低压闪速存储器可以通过垂直场效应晶体管、一条或多条位线以及一条或多条字线耦合到非易失性存储元件。低压闪速存储器可以提供较低的显著(significance)电导，而非易失性存储元件可以提供较高的显著电导。低压闪速存储器可以包括源极和漏极。源极可以通过外延沟道与漏极分离。低压闪速存储器可以包括浮置栅极。浮置栅极可以通过第一电介质层与外延沟道分离。低压闪速存储器可以包括控制栅极。控制栅极可以通过第二电介质层与浮置栅极分离。可以通过向控制栅极施加相反极性的电压脉冲来对低压闪速存储器进行编程。可以通过关断垂直场效应晶体管并将编程电压施加到低压闪速存储器的控制栅极来对低压闪速存储器进行编程。可以通过导通垂直场效应晶体管并向低压闪速存储器的控制栅极施加读取电压来读取低压闪速存储器。源极、漏极和外延沟道可以用n型掺杂剂掺杂。非易失性存储器元件可以是相变存储器、电阻随机存取存储器、磁随机存取存储器或闪速存储器。

根据本发明的另一实施例，提供一种半导体结构。该半导体结构可以包括与垂直场效应晶体管集成的低压闪速存储器和非易失性存储元件。低压闪速存储器可以通过垂直场效应晶体管、一条或多条位线以及一条或多条字线耦合到非易失性存储元件。低压闪速存储器可以包括第一源漏极、第二源漏极、浮置栅极和控制栅极。第二源漏极可以通过外延沟道与第一源漏极分隔开。浮置栅极可以通过第一电介质层与外延沟道分离。控制栅极可以通过第二电介质层与浮置栅极分离。浮置栅极可以具有与外延沟道的掺杂类型相反的掺杂类型。第一源漏极、第二源漏极和外延沟道可以掺杂有n型掺杂剂。第一电介质可以由高k电介质材料制成。低压闪速存储器可以是垂直的，并且可以通过浅沟槽隔离与垂直场效应晶体管分离。非易失性存储器元件可以是相变存储器、电阻随机存取存储器、磁随机存取存储器或闪速存储器。

根据本发明的另一实施例，提供了一种方法。该方法可以包括形成与垂直场效应晶体管集成的低压闪速存储器和非易失性存储器元件。该方法可以包括在低压闪速存储器和垂直场效应晶体管之间形成浅沟槽隔离。低压闪速存储器可以通过垂直场效应晶体管耦合到非易失性存储元件。形成低压闪速存储器可以包括在衬底上生长第一源漏极，在第一源漏极上外延生长外延沟道，在外延沟道上外延生长第二源漏极，在外延沟道周围形成浮置栅极，以及在浮置栅极周围形成控制栅，控制栅极通过第一电介质层与浮置栅极分离。第一电介质层可以由高k电介质材料制成。第一源漏极、外延沟道和第二源漏极可以掺杂有n型掺杂剂。非易失性存储器元件可以是相变存储器、电阻随机存取存储器、磁随机存取存储器或闪速存储器。浮置栅极可以具有与外延沟道的掺杂类型相反的掺杂类型。

附图说明

结合附图，将最好地理解以下详细描述，其通过示例给出并且不意图将本发明仅限于此，在附图中：

图1是示出根据示例性实施例的布置在衬底上的虚拟栅极和电介质帽盖层的截面图；

图2是示出根据示例性实施例的被形成以暴露源极的沟槽的截面图；