[发明专利]用于存储和/或处理知识图的神经形态硬件和方法

权利要求书

1.一种用于存储和/或处理知识图（KG）的神经形态硬件，

- 其具有第一神经元，第一神经元通过第一神经元在重复出现的时间间隔期间的第一脉冲时间（P1ST）来表示所述知识图（KG）中的第一节点，

- 其具有第二神经元，第二神经元通过第二神经元在所述重复出现的时间间隔期间的第二脉冲时间（P2ST）来表示所述知识图（KG）中的第二节点，以及

- 其中第一节点与第二节点之间的关系被表示为第一脉冲时间（P1ST）与第二脉冲时间（P2ST）之间的差。

2.根据权利要求1所述的神经形态硬件，

- 其中第一脉冲时间（P1ST）与第二脉冲时间（P2ST）之间的差考虑第一脉冲时间（P1ST）相对于第二脉冲时间（P2ST）的次序，或者

- 其中所述差是绝对值。

3.根据权利要求1或2所述的神经形态硬件，

- 其中所述关系被存储在输出神经元（ON）中，所述输出神经元（ON）连接到第一神经元和第二神经元，以及

- 其中所述关系特别地由存储在所述输出神经元（ON）的树突中的向量组份来给出。

4.根据前述权利要求中任一项所述的神经形态硬件，

- 其中第一神经元形成第一节点嵌入群体（NEP1），以及

- 其中第二神经元形成第二节点嵌入群体（NEP2）。

5.根据权利要求4所述的神经形态硬件，

- 其中每个节点嵌入群体连接到抑制神经元（IN），并且因此可通过抑制神经元（IN）的抑制来选择。

6.根据权利要求1-4中的一项所述的神经形态硬件，

- 其中第一神经元连接到监测神经元（MN），

- 其中每个第一神经元连接到对应的鹦鹉神经元（PN），

- 其中所述鹦鹉神经元（PN）连接到所述输出神经元（ON），以及

- 其中所述鹦鹉神经元（PN）连接到抑制神经元（IN）。

7.根据前述权利要求中任一项所述的神经形态硬件，

- 其中第一神经元和第二神经元是脉冲神经元，特别是非泄漏整合和激发神经元（nLIF）或基于电流的泄漏整合和激发神经元。

8.根据前述权利要求中任一项所述的神经形态硬件，

- 其中第一神经元和第二神经元中的每一个在所述重复出现的时间间隔期间仅产生脉冲一次，或者

- 其中仅对所述重复出现的时间间隔期间的第一脉冲进行计数。

9.根据前述权利要求中任一项所述的神经形态硬件，

- 其具有针对所述知识图（KG）中的每个节点的神经元的节点嵌入群体（NEP），其中每个节点由相应神经元的脉冲时间来表示，以及

- 其具有若干个输出神经元（ON），其中所述知识图中的所有关系被存储在所述输出神经元（ON）中。

10.根据前述权利要求中任一项所述的神经形态硬件，其实现以下各项：

- 推荐系统，

- 数字孪生体，

- 语义特征选择器，或

- 异常检测器。

11.根据前述权利要求中任一项所述的神经形态硬件，

- 其中所述神经形态硬件是专用集成电路、现场可编程门阵列、晶圆级集成、具有混合模式VLSI神经元的硬件、或神经形态处理器、特别是神经处理单元或混合信号神经形态处理器。