[发明专利]一种基于非对称双核MCU设计的芯片架构及其实现方法

说明书

本发明提供一种基于非对称双核MCU设计的芯片架构及其实现方法，该架构包括第一CPU、第二CPU以及总线矩阵，两个CPU之间可以通过邮箱或者自旋锁机制进行通信，每个CPU配置有一组ROM，分别用于存储第一CPU和第二CPU的启动代码，芯片架构还包括两组RAM和两组eFlash，每一组RAM和eFlash分别通过总线矩阵与第一CPU、第二CPU连接，用于使得两个CPU之间交叉和同时访问，并通过若干eFuse比特位配置来关断某个CPU对某组RAM或者eFlash的访问权限。本发明基于芯片架构提供一种非对称双核设计的软硬件结合方法，无需额外的加解密设计就能够使核心算法或者关键IP驱动代码完全黑盒化，通过极简的类自旋锁设计，可以提升两个CPU对共享RAM空间的访问效率。

技术领域

本发明涉及电子信息技术领域，具体涉及一种电子、互联网通信的基于非对称双核MCU设计的芯片架构以及应用该芯片架构的实现方法。

背景技术

早期在开发MCU应用的时候，因为一颗MCU无法满足系统性能或者其他方面的需求，一般会使用的做法就是采用两颗MCU，按照应用需求分配工作，让它们相互配合来完成所有工作。但是这种方案几乎是下下之策，因为其整机成本，应用开发成本必然变高；而系统的稳定性和可靠性反而会变低。因此诞生了让MCU内部集成两个CPU内核，共同完成应用系统任务，基于芯片内部架构，两个CPU内核能够相互通信，分时和协同工作。如果两个CPU完全相同，具有相同的编程模型，该结构就称为对称双核；如果两个CPU在性能，结构甚至指令集方面有所不同，该结构就称为非对称双核。

相比于对称双核，非对称的优点在于能够进行更加精细的任务分工，灵活地适应不同情景，物尽其用，以最佳地平衡成本、性能与功耗。此外，非对称双核系统的编程难度也更低。因此，在MCU，AIot，视频接口转换等应用领域，非对称较对称双核更有优势。

目前，非对称双核设计在很多领域的芯片中均有广泛使用，常见做法之一是CPU加DSP的方式，由DSP完成那些信号处理和其他运算相关的工作，而CPU完成其他的系统任务；此外还有一种大小核的设计，比如市面上有MCU就采用了ARM公司的Cortex M4加M0的设计，启动时M4先开始运行，而M0处于复位状态，当M4完全载入固件之后，再通过应用程序来启动M0开始工作，与这种方式类似的甚至有使用ARM的大核加上RISC-V的小核结构，但是整个系统的做法还是类似的。

现有技术存在以下缺点：

第一种采用DSP的方式属于特定领域的解决方案，这样的芯片应用场合有限，而现在有很多CPU核的数据处理能力也很强大，它们能够提供更加灵活和宽泛的开发应用场景，成本却和DSP差别不大，所以很多MCU芯片更倾向于双CPU设计。但是目前的非对称双CPU架构也有其短板。

首先，双CPU大小核的方式硬件结构是相对固定的，其主控CPU和协控CPU的角色不能切换，这样可能导致一些功耗或者实时性敏感的开发场景受限。

其次，因为架构所限，MCU的CPU核间通过共享的RAM进行任务调度，控制通信和数据通信时基本都是通过Mailbox基于中断实现的，每个CPU核会触发对方的一个中断源，通过准备数据-触发中断的方式进行通信，但是这种做法的实时性较低；或者CPU核也可以主动定期检查共享RAM的状态，由于是纯软件轮询行为，在真正并行的系统中可能会发生竞争。

再次，有些原厂并不想自己的核心算法或者某些IP驱动代码被开发者篡改或者所见，基于现有双核设计，需要针对相关代码进行加密和特别封装，但这样仍会存在被解密和指令跟踪解析的可能性。

发明内容

本发明的主要目的在于提供一种基于非对称双核MCU设计的芯片架构，该芯片架构非对称双核可以进行主控和协控角色切换，协控CPU的PC指针可在启动前由主控CPU设置，用以提升产品开发的灵活性。