[发明专利]混合型存储单元和存储器

说明书

本发明公开了一种混合型存储单元和存储器。该混合型存储单元包括：晶体管型存储元件、阻变元件、位线端口、源线端口和字线端口；其中，所述阻变元件的一端与所述位线端口连接，所述阻变元件的另一端与所述晶体管型存储元件的一端连接，所述晶体管型存储元件的另一端与所述源线端口连接，所述晶体管型存储元件的控制端与所述字线端口连接。由此，相较于相关技术中阻变型存储单元包括晶体管和阻变元件，本方案中可用晶体管型存储元件替换阻变型存储单元中的晶体管，以生成混合型存储单元，混合型存储单元的存储密度更大。

技术领域

本发明涉及存储技术领域，特别涉及一种混合型存储单元和存储器。

背景技术

目前，阻变型存储单元大多采用1T1R(1 Transistor 1 Resistor，一个晶体管一个电阻器)结构，包括一个晶体管和一个阻变元件，晶体管的面积远远大于阻变元件，1T1R阻变型存储单元存在存储密度小的问题。

发明内容

本发明旨在至少在一定程度上解决上述技术中的技术问题之一。

为此，本发明的第一个目的在于提出一种混合型存储单元，相较于相关技术中阻变型存储单元包括晶体管和阻变元件，本方案中可用晶体管型存储元件替换阻变型存储单元中的晶体管，以生成混合型存储单元，混合型存储单元的存储密度更大。

本发明的第二个目的在于提出一种存储器。

本发明第一方面实施例提出了一种混合型存储单元，包括：晶体管型存储元件、阻变元件、位线端口、源线端口和字线端口；其中，所述阻变元件的一端与所述位线端口连接，所述阻变元件的另一端与所述晶体管型存储元件的一端连接，所述晶体管型存储元件的另一端与所述源线端口连接，所述晶体管型存储元件的控制端与所述字线端口连接。

本发明实施例的混合型存储单元，包括晶体管型存储元件、阻变元件、位线端口、源线端口和字线端口，其中，阻变元件的一端与位线端口连接，阻变元件的另一端与晶体管型存储元件的一端连接，晶体管型存储元件的另一端与源线端口连接，晶体管型存储元件的控制端与字线端口连接。由此，相较于相关技术中阻变型存储单元包括晶体管和阻变元件，本方案中可用晶体管型存储元件替换阻变型存储单元中的晶体管，以生成混合型存储单元，混合型存储单元的存储密度更大。

另外，根据本发明上述实施例提出的混合型存储单元还可以具有如下附加的技术特征：

在本发明的一个实施例中，在所述晶体管型存储元件处于高阈值电压状态，且所述阻变元件处于高阻状态或者低阻状态的情况下，所述混合型存储单元处于第一存储状态；或者，在所述晶体管型存储元件处于低阈值电压状态，且所述阻变元件处于高阻状态的情况下，所述混合型存储单元处于第二存储状态；或者，在所述晶体管型存储元件处于低阈值电压状态，且所述阻变元件处于低阻状态的情况下，所述混合型存储单元处于第三存储状态。

在本发明的一个实施例中，所述混合型存储单元在读取操作时的读电压为所述字线端口的输入电压与所述源线端口的输入电压之间的差值；在所述晶体管型存储元件的阈值电压大于所述读电压的情况下，所述晶体管型存储元件处于高阈值电压状态；或者，在所述阈值电压小于所述读电压的情况下，所述晶体管型存储元件处于低阈值电压状态。

在本发明的一个实施例中，在所述混合型存储单元在读取操作时的读取电流小于第一参考电流的情况下，所述混合型存储单元处于第一存储状态；或者，在所述读取电流大于所述第一参考电流，且小于第二参考电流的情况下，所述混合型存储单元处于第二存储状态；或者，在所述读取电流大于所述第二参考电流的情况下，所述混合型存储单元处于第三存储状态。

在本发明的一个实施例中，在所述晶体管型存储元件处于高阈值电压状态的情况下，所述读取电流小于所述第一参考电流；或者，在所述晶体管型存储元件处于低阈值电压状态的情况下，所述读取电流为所述阻变元件两端的电压与所述阻变元件的阻值的比值。