[发明专利]一种SiP工艺可靠性评估试验载体的特性表征方法在审
申请号: | 202210333444.1 | 申请日: | 2022-03-30 |
公开(公告)号: | CN114818415A | 公开(公告)日: | 2022-07-29 |
发明(设计)人: | 匡潜玮;张靓;谷瀚天;朱恒静;宁永成;丛山;王贺;张大宇;张科辉;庄仲 | 申请(专利权)人: | 中国空间技术研究院 |
主分类号: | G06F30/23 | 分类号: | G06F30/23;H01L21/67;G06F119/02;G06F119/14 |
代理公司: | 中国航天科技专利中心 11009 | 代理人: | 陈鹏 |
地址: | 100194 *** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 sip 工艺 可靠性 评估 试验 载体 特性 表征 方法 | ||
一种SiP工艺可靠性评估试验载体的特性表征方法,通过PFMECA分析SiP产品的关键工艺,根据风险要素分析关键结构,从而确定试验载体的需要包含的工艺域,再基于失效物理方法或定性分析方法确定试验载体的特性表征参数数值,能够通过制造用于验证SiP生产工艺的试验载体,代替用于考核验证的SiP样品,以减少生产远大于需求量的SiP样品的花费,从而降低SiP产品的成本。
技术领域
本发明涉及一种SiP工艺可靠性评估试验载体的特性表征方法,属于SiP产品可靠性评价技术领域。
背景技术
SiP产品采用多种先进封装工艺,包括薄/厚膜基板技术、多芯片封装技术、管壳设计和生产技术等,为解决传统集成电路保证标准和检验方案对先进封装工艺带来的新要素未作规范要求、新失效模式引入和失效机理不清、高密度封装的内部缺陷很难直接检测等问题,有必要对SiP产品的可靠性评价技术进行深入研究。
SiP产品为实现功能与性能的提升,需要将FPGA、CPU、DSP、大规模存储模块和ASIC等不同规模的硅基集成电路芯片与分立器件芯片、无源元件集成在一个封装体内,一只SiP产品即可完成以往一个单机才能实现的功能,因此客户需求量较小。若按照现行的质保方案,每批SiP产品的大部分都用于进行考核试验,导致用于考核试验的样品数远多于客户订购的只数,造成SiP产品的成本急剧增加。为降低SiP产品考核试验的样品成本,可设计一个覆盖SiP生产厂家工艺能力的试验载体以解决该问题,经检索,未发现与本专利申请内容相关的专利文献。
发明内容
本发明解决的技术问题是:针对目前现有技术中,缺少能够降低SiP产品考核试验的样品成本方法技术的问题,提出了一种SiP工艺可靠性评估试验载体的特性表征方法。
本发明解决上述技术问题是通过如下技术方案予以实现的:
一种SiP工艺可靠性评估试验载体的特性表征方法,包括:
对SiP产品制造过程工艺进行分析;
根据过程失效模式、影响及危害性分析确定关键工艺;
基于关键工艺的风险要素,确定关键结构;包括可进行定量分析的关键结构、不可进行定量分析的关键结构;
通过失效物理方法设计可进行定量分析的关键结构的特性表征参数;
通过定性分析方法设计不可进行定量分析的关键结构的特性表征参数,完成特性表征。
分析流程具体为:
确定SiP产品制造的工艺流程,分析工艺流程涉及的设备、材料、工艺控制参数、技术指标及检验方法。
关键工艺的确定方法为:
针对SiP产品制造过程中各工艺流程可能发生的故障模式、原因、对SiP产品的影响,确定各故障模式严酷度等级、各故障模式发生概率等级、各故障模式被检测难度等级,并通过乘积计算各故障模式的风险优先数值,并按照风险优先数值的大小确定SiP产品的关键工艺。
所述关键工艺包括基板制造工艺、管壳制造工艺、芯片封装工艺、无源器件、导线制作工艺及封帽工艺,通过影响及危害性分析确定SiP工艺产品的关键工艺。
对SiP产品的关键工艺进行风险要素分析,确定SiP评估试验载体的关键结构,具体为:
分别确定基板制造工艺的风险要素、芯片封装工艺的风险要素、管壳制造及封帽工艺的风险要素、管壳制造工艺的风险要素,并根据各风险要素通过调整制造工艺设计,获取关键结构。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国空间技术研究院,未经中国空间技术研究院许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202210333444.1/2.html,转载请声明来源钻瓜专利网。