[发明专利]一种半导体晶圆制造晶体管栅极硅氧化层失效的综合分析方法

说明书

本发明提供了一种半导体晶圆制造晶体管栅极硅氧化层失效的综合分析方法，所述综合分析方法包括：（Ⅰ）采用电测量分析方法对存在栅极硅氧化层失效的样品进行失效定位；（Ⅱ）采用化学分析方法对样品进行失效机理模型判断，判断确定栅极硅氧化层的失效原因是杂质污染，还是等离子体诱导损伤；（Ⅲ）如果失效机理模型是杂质污染，则采用飞行时间二次离子质谱对有栅极硅氧化层失效的样品进行污染元素定性探查；随后通过动态二次离子质谱对探查到的的污染元素进行精准定量测量。本发明采用更多的分析技术、仪器和方法联合应用于失效分析，能够快速准确地确定晶体管栅极硅氧化层的失效机理和模型，以便失效分析工程师提供更精准的分析报告。

技术领域

本发明属于半导体技术领域，涉及一种半导体晶圆制造晶体管栅极硅氧化层失效的综合分析方法。

背景技术

在半导体晶圆制造的前端制程中，晶体管栅极硅氧化层的失效分析非常重要。传统的失效分析方法是在失效定位后，会采用化学剥层方法将栅极硅氧化层暴露出来，然后检测有没有缺陷。有时失效分析工程师会发现一些类似小空洞（pinhole）的缺陷，报告给晶圆制造工程师。但往往这样的分析报告对晶圆制造工程师无法带来有效的在产线上的解决方法。因为这种用传统分析方法获得的分析报告缺乏失效机理的分析和判断，以及失效原因的溯源。

失效分析工程师必须快速准确地确定栅极硅氧化层的失效机理和模型，以确定失效机理和其相关的制造工艺步骤间的关联性，方便晶圆制造工程师在制程中采取相应的措施和解决方法。

通常来说，与栅极硅氧化层GOI失效相关的晶体管失效机理大概可以分为：（i）氧化层厚度不均匀；（ii）离子等杂质（污染）导致氧化层或者、和硅基体质量问题；（iii）前端和后端膜层沉积或者刻蚀等制造工艺过程中由于天线效应导致栅极硅氧化层的等离子体诱导损伤，也就是PID （Plasma Induced Damage）。

对于这三大类与栅极硅氧化层相关的晶体管失效分析，其难点在于失效定位和失效机理分析，即精确纳米尺寸的失效区。原因在于（i）硅氧化层的厚度一般都是纳米级；（ii）硅氧化层的失效点尺寸一般都是纳米级；（iii）硅氧化层上面有较厚的多晶硅膜层。通常基于电测量的失效定位技术，例如OBIRCH和EMMI等定位技术，其精度只是微米级的，故此与栅极硅氧化层相关的晶体管失效分析的成功率一般不会很高。同时，另外一个棘手的难题是失效分析工程师必须确定失效机理，例如，栅极硅氧化层的失效是由于污染造成的，还是等离子体诱导损伤（PID）造成的。

CN103926264A公开了一种栅氧化层失效点的定位方法，包括如下步 骤：步骤S1，提供一具有栅氧化层和依次位于该栅氧化层上方的栅 极、绝缘层和金属层的待测半导体结构，且所述栅氧化层中具有失效点；步骤S2，去除所述金属层后，利用加速电压形成的电子束扫描 剩余的待测半导体结构得到一具有失效点图形的电镜图，并根据该电 镜图确定所述失效点在所述栅氧化层中的位置；其中，在所述加速电压下形成的电子束能够将所述栅极上方的所 述绝缘层导通。

CN104078343A公开了一种栅氧化层缺陷原貌的失效分析方法，首先在一个预设电压的条件下筛选出具有栅氧化层缺陷的待测半导体结构，然后对该具有栅氧化层缺陷的待测半导体结构进行操作，先研磨掉金属互连层，然后用扫描电镜电压对比方法确定栅氧化层缺陷位置，再依次去除互连线、介电层和栅极，并在剩下的栅氧化层上沉积一层与栅氧化层透射电镜衬度对比度较大的衬度对比层，在有问题的栅极区域进行透射电镜样品制备，最后通过透射电镜来进行分析。

CN107991599A公开了一种叉指状栅极GOI结构失效点定位方法，包括：提供集成电路芯片；逐层剥离集成电路各层直至暴露出源极/漏极接触的顶部；刻蚀去除源极/漏极接触的导电材料，源极/漏极接触包括黏附层、防扩散层、金属填充层；采用电压衬度分析法，并结合聚焦离子束(FIB)切割方法，逐步定位栅极氧化层的失效点，其中，所述的电压衬度分析法中，栅极氧化层不存在失效点时，栅极呈现出暗的电压衬度；栅极氧化层存在失效点时，相应栅极呈现出亮的电压衬度；所述结合聚焦离子束切割的方法，逐步定位栅极氧化层的失效点。