[发明专利]时序调整方法和装置、存储介质及电子设备

说明书

本申请公开了一种时序调整方法和装置、存储介质及电子设备。其中，该方法包括：响应于获取到的第一读指令，生成采样信号，在采样信号的采样沿上对N个传输电路上传输的数据信号进行采样，得到第一采样数据，根据训练数据和第一采样数据中的相同比特的取值，确定N个传输电路中存在时序偏移的传输电路，调整存在时序偏移的传输电路上的传输延迟，直到存在时序偏移的传输电路上传输的数据信号的中心与采样信号的采样沿对齐。本申请可以包括但不限于应用于人工智能领域等，本申请解决了相关技术中数据信号与采样信号无法对齐，导致读取数据采样错误的技术问题。

技术领域

本申请涉及计算机领域，具体而言，涉及一种时序调整方法和装置、存储介质及电子设备。

背景技术

根据HBM(High-Bandwidth Memory，高带宽内存)的相关协议，HBM设备的数据读写速度可达到最高3.6GHz的比特率。在这样较高的工作频率下，数据的传输如果受到数据通信链路上的噪声干扰，或者数据线之间出现了串扰，很容易导致数据读写的错误。高频率的数据读取和数据传输容易受PVT(Process Verification Test，小批量过程验证测试)的环境变化，以及信号间串扰的影响导致读数据和采样RDQS信号出现偏移，从而出现读数据采样错误的情况。

例如，当HBM Host(主机)向HBM DRAM(Dynamic Random Access Memory，动态随机存取存储器)发起一次读操作时，HBM DRAM将会返回读数据至HBM Host。同时，HBM DRAM还会向HBM Host返回与读数据相匹配的RDQS(Read DQ Strobe，读数据选取脉冲)信号。HBMhost将采用该信号作为采样读数据的采样信号，因此，当读数据和采样RDQS信号不对齐时，会导致读数据的采样错误。

当读取HBM DRAM的数据出现错误时，会影响整个HBM子系统的正确执行，严重时甚至会影响整个芯片的正常工作。

针对上述的问题，目前尚未提出有效的解决方案。

发明内容

本申请实施例提供了一种时序调整方法和装置、存储介质及电子设备，以至少解决相关技术中数据信号与采样信号无法对齐，导致读取数据采样错误的技术问题。

根据本申请实施例的一个方面，提供了一种时序调整方法，包括：响应于获取到的第一读指令，生成采样信号，其中，所述第一读指令用于读取训练数据，其中，所述训练数据是已知的、采用N个比特表示的数据，N为大于或等于2的正整数；在所述采样信号的采样沿上对N个传输电路上传输的数据信号进行采样，得到第一采样数据，其中，所述训练数据中的所述N个比特作为数据信号传输在所述N个传输电路上，所述第一采样数据是采用N个比特表示的数据；根据所述训练数据和所述第一采样数据中的相同比特的取值，确定所述N个传输电路中存在时序偏移的传输电路；调整所述存在时序偏移的传输电路上的传输延迟，直到所述存在时序偏移的传输电路上传输的数据信号的中心与所述采样信号的采样沿对齐。

根据本申请实施例的另一方面，还提供了一种时序调整装置，包括：生成模块，用于响应于获取到的第一读指令，生成采样信号，其中，所述第一读指令用于读取训练数据，其中，所述训练数据是已知的、采用N个比特表示的数据，N为大于或等于2的正整数；采样模块，用于在所述采样信号的采样沿上对N个传输电路上传输的数据信号进行采样，得到第一采样数据，其中，所述训练数据中的所述N个比特作为数据信号传输在所述N个传输电路上，所述第一采样数据是采用N个比特表示的数据；确定模块，用于根据所述训练数据和所述第一采样数据中的相同比特的取值，确定所述N个传输电路中存在时序偏移的传输电路；调整模块，用于调整所述存在时序偏移的传输电路上的传输延迟，直到所述存在时序偏移的传输电路上传输的数据信号的中心与所述采样信号的采样沿对齐。