[发明专利]一种无焊线功率器件

说明书

本发明提供了一种无焊线功率器件，包括第一芯片、第二芯片、线路板和封装体；第一芯片具有一个专用电极和一个以上的通用电极；第二芯片具有一个第二底面电极和一个以上的第二顶面电极；线路板包括载板，载板的其中一个侧面上设置有若干个第一连接区，载板的另外一个侧面上设置有若干个第二连接区，第一连接区与对应的一个第二连接区电连接；第二芯片设置在专用电极上方，第二底面电极与专用电极电连接；通用电极与对应的第一连接区电性连接；第一芯片、第二芯片和线路板基于封装体封装。该无焊线功率器件通过叠层无焊线结构的设计可缩减功率器件的整体体积，避免寄生电感的产生。

技术领域

本发明涉及到芯片领域，具体涉及到一种无焊线功率器件。

背景技术

图1示出了耗尽型GaN与MOS管级联形成的功率器件电路原理图。

目前GaN(氮化镓)芯片分为增强型GaN(E-Mode)与耗尽型GaN(D-Mode)两种类型。其中，用于高压工作的增强型GaN制备工艺尚不成熟，所制备的器件仍然存在如栅极电压摆幅小，阈值电压不稳定等许多问题。相对来说，耗尽型GaN具有较好的稳定性和成熟的制备工艺，而且单体耗尽型GaN HEMT很容易实现击穿电压为600V以上的高压，拥有驱动电源范围较广等特点。

然而，耗尽型GaN芯片属于常开型器件，相对于增强型GaN芯片大大增加了系统的静态功耗。在该情况下，一般通过将耗尽型GaN芯片与MOS管芯片级联(Cascode)形成功率器件进行应用，利用MOS管芯片对耗尽型GaN芯片进行控制，降低耗尽型GaN芯片的静态功耗。

参照附图图2示出的现有技术下的功率器件的结构示意图，图中的阴影区域均为导电区域。具体的，以表面导电的基板作为耗尽型GaN芯片和MOS管芯片的载体，MOS管芯片的D极键合在所述载体的表面上，有关耗尽型GaN芯片和MOS管芯片的其余引脚之间的连接、芯片的引脚与器件的焊盘之间的连接均通过焊线的方式实现，一方面，并排布置两个芯片和对器件的焊盘进行布置，会使得整个器件的底部面积很大，另一方面，由于焊线较多，容易产生寄生电感，影响器件的正常使用。

发明内容

为了减小功率器件的体积和避免产生寄生电感，本发明实施例提供了一种无焊线功率器件及其封装方法，通过叠层无焊线结构的设计可缩减功率器件的整体体积，避免寄生电感的产生。

相应的，本发明提供了一种无焊线功率器件，包括第一芯片、第二芯片、线路板和封装体；

所述第一芯片具有均位于顶面上的一个专用电极和一个以上的通用电极；

所述第二芯片具有一个第二底面电极和一个以上的第二顶面电极；

所述线路板包括载板，所述载板的其中一个侧面上设置有若干个第一连接区，所述载板的另外一个侧面上设置有若干个第二连接区，任一个所述第一连接区与对应的任一个所述第二连接区电性连接；

所述第二芯片设置在所述专用电极上方，所述第二底面电极与所述专用电极电性连接；

所述线路板设置在所述通用电极上方且所述线路板与所述通用电极相正对，所述通用电极与对应的所述第一连接区电性连接；

所述第一芯片、第二芯片和所述线路板基于所述封装体封装。

可选的实施方式，所述第二顶面电极的顶面和所述第二连接区的顶面外露于所述封装体；

所述第二顶面电极的顶面和所述第二连接区的顶面等高。

可选的实施方式，所述第一连接区或所述第二连接区包括基础层，所述基础层设置在所述载板上。

可选的实施方式，所述第一连接区或所述第二连接区还包括垫高层，所述垫高层设置在所述基础层上，所述垫高层与所述基础层电性连接。

可选的实施方式，所述垫高层通过焊料形成的介质层键合在对应的基础层上；