[发明专利]一种触发器状态保持电路及方法

说明书

一种触发器状态保持电路及方法，所述触发器状态保持电路包括：待保存模块、数据保存控制模块、数据恢复控制模块以及SRAM；所述数据保存控制模块至少包括压缩单元；所述数据恢复控制模块至少包括解压缩单元；所述待保存模块包括多个触发器，多个触发器能够连接成扫描链；本申请能够降低集成电路系统进入和退出低功耗模式所花费的时间，以及能够提高集成电路系统的可恢复性、可靠性、安全性。

技术领域

本发明涉及集成电路技术领域，尤其涉及一种触发器状态保持电路及方法。

背景技术

在集成电路（IC）块上电工作过程中，为了节省功耗，会让部分电路（例如触发器）进入掉电状态，在需要掉电电路工作的时候，系统要快速对掉电电路进行恢复并使其继续工作。为了对掉电电路进行恢复，传统方法通常是采用对掉电电路进行上电复位，使掉电电路进入reset状态，其存在的问题是掉电电路重新上电恢复时的初始状态是reset状态，而不是掉电前的状态，掉电电路无法基于掉电前的状态继续工作；此外，在对掉电电路进行上电复位的过程中，系统需要进行一系列初始化等恢复操作，这导致系统恢复时间很长。

为了解决该问题，目前的解决方案是将触发器（寄存器）的数据转移到存储器中进行存储，以便在掉电电路恢复时能够进入掉电前的状态。然而受存储器储存数据宽度的限制，触发器的数据完全转移到存储器中需要较长的时间，进而延长了系统进入低功耗模式以及退出低功耗模式的时间；此外，由于存储器在某种条件下会触发软失效的机制，导致存储的数据的某个数据位发生变化，从而在对掉电电路进行恢复时，导致某个触发器的数据存在错误，这种情况下有可能导致系统崩溃。

另外一种解决方案是利用状态保持功率门控寄存器（SRPG寄存器）来保持电路掉电时的状态，但该方法存在两个问题，其一是SRPG寄存器单元的面积比传统的寄存器单元的面积要大20%以上，其增加了芯片面积；其二是增加的SRPG寄存器需要一直供电，这会消耗额外的功耗以及额外的电源布线。

因此本申请提供了一种触发器状态保持电路及方法，其能够克服现有技术存在的上述技术问题。

发明内容

为了克服现有技术的不足，本申请提供了一种触发器状态保持电路及方法，本发明的技术方案如下：

一种触发器状态保持方法，所述方法包括如下步骤：

步骤1：检测到系统进入低功耗模式的请求；

步骤2：系统控制模块发送控制信号至待保存模块，以使得所述待保存模块进入扫描模式，所述待保存模块中的所有触发器连接成扫描链；其中，在将所述待保存模块中的所有触发器连接成扫描链时，对扫描链进行重组，将关键的触发器与非关键触发器分别连接成多条不同的扫描链，把关键的触发器放置于预定的扫描链上，并对重组后的不同扫描链定义不同的重要等级；

步骤3：通过所述扫描链将所述触发器的数据移位至数据保存控制模块中的第二ECC编码单元；

步骤4：所述第二ECC编码单元为所述数据生成第二ECC纠错码，并将其发送至所述数据保存控制模块中的压缩单元；

步骤5：所述压缩单元对数据进行压缩，并将压缩后的数据传输至所述数据保存控制模块中的第一ECC编码单元；

步骤6：所述第一ECC编码单元为所述压缩后的数据生成第一ECC纠错码，并将其发送至所述数据保存控制模块中的数据写入控制单元；

步骤7：所述数据写入控制单元将数据写入至SRAM；

步骤8：当所有数据都写入完毕并保存至所述SRAM时，切断待保存模块、数据保存控制模块、数据恢复控制模块的供电，使系统进入低功耗模式；

步骤9：检测到系统退出低功耗模式的请求，恢复对所述待保存模块、数据保存控制模块、数据恢复控制模块的供电；