[发明专利]一种适用于前端读出电路的自触发峰值保持电路

权利要求书

1.一种适用于前端读出电路的自触发峰值保持电路，包括缓冲器A1、比较器B、传输门、反相器INV和采样保持电容C_h；所述缓冲器A1的同相输入端用于连接外部输入Vin，缓冲器A1的反相输入端与其输出端连接，同时连接比较器B的同相输入端；缓冲器A1的输出端连接传输门的输入端，传输门的输出端与采样保持电容C_h的一端相连；比较器B的输出端连接传输门的一个控制端，以及反相器INV的输入端，所述反相器INV的输出端连接传输门的另一控制端；

其特征在于：还包括缓冲器A2、开关M3；

所述开关M3一端接地，另一端与缓冲器A2的同相输入端相连，开关M3由外部控制信号控制开合；

所述采样保持电容C_h与传输门输出端相连的一端和所述传输门的输出端均与缓冲器A2的同相输入端相连，采样保持电容C_h的另一端接负电源电压VSS；

所述缓冲器A2的输出端与其反相输入端连接，并与比较器B的反相输入端相连，缓冲器A2的输出端输出采样保持电路的输出电压。

2.如权利要求1所述一种适用于前端读出电路的自触发峰值保持电路，其特征在于：所述开关M3为PMOS管；

所述开关M3的源端接地，栅端连接外部控制信号，漏端与缓冲器A2的同相输入端相连。

3.如权利要求1或2所述一种适用于前端读出电路的自触发峰值保持电路，其特征在于：所述开关M3由外部时间通道输出的控制信号控制开合。

4.如权利要求3所述一种适用于前端读出电路的自触发峰值保持电路，其特征在于：所述开关M3由外部时间通道中模拟展宽器输出的控制信号控制开合。

5.如权利要求4所述一种适用于前端读出电路的自触发峰值保持电路，其特征在于：所述传输门包括并联的PMOS管M1和NMOS管M2；

所述PMOS管M1的源端和NMOS管M2的源端相连，并与缓冲器A1的输出端相连；所述PMOS管M1的漏端和NMOS管M2的漏端相连，并与采样保持电容C_h远离负电源电压VSS的一端和缓冲器A2的同相输入端相连；

所述PMOS管M1栅端与比较器B的输出端相连，所述NMOS管M2栅端与反相器INV的输出端相连。