[发明专利]半导体器件及其制造方法在审
申请号: | 202210692894.X | 申请日: | 2022-06-17 |
公开(公告)号: | CN116056449A | 公开(公告)日: | 2023-05-02 |
发明(设计)人: | 金俊植 | 申请(专利权)人: | 爱思开海力士有限公司 |
主分类号: | H10B12/00 | 分类号: | H10B12/00 |
代理公司: | 北京弘权知识产权代理有限公司 11363 | 代理人: | 许伟群;李少丹 |
地址: | 韩国*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体器件 及其 制造 方法 | ||
1.一种半导体器件,包括:
器件隔离层,其在衬底上限定多个有源区并且包括第一区域和第二区域,所述多个有源区在第一方向上通过具有第一间距的所述第一区域和具有第二间距的所述第二区域隔开,所述第二间距大于所述第一间距;
栅沟槽,其在所述第一方向上延伸以穿过所述有源区以及所述器件隔离层的所述第一区域和所述第二区域;以及
掩埋字线,其对所述栅沟槽进行间隙填充,
其中,设置在所述栅沟槽下方的所述器件隔离层的所述第一区域由第一绝缘层形成,以及
其中,设置在所述栅沟槽下方的所述器件隔离层的所述第二区域由所述第一绝缘层和第二绝缘层的堆叠结构形成。
2.根据权利要求1所述的半导体器件,其中,所述第一绝缘层的顶表面位于比所述栅沟槽的底表面更低的水平位。
3.根据权利要求1所述的半导体器件,其中,所述第二绝缘层的顶表面位于比所述第一绝缘层的顶表面更高的水平位。
4.根据权利要求1所述的半导体器件,其中,所述第二绝缘层的顶表面位于比所述栅沟槽的底表面更低的水平位。
5.根据权利要求1所述的半导体器件,其中,所述第二绝缘层的顶表面位于与所述栅沟槽的底表面相同的水平位。
6.根据权利要求1所述的半导体器件,其中,所述第二绝缘层的顶表面位于比所述栅沟槽的底表面更高的水平位。
7.根据权利要求1所述的半导体器件,其中,所述第二绝缘层的宽度小于所述器件隔离层的所述第二区域的宽度。
8.根据权利要求1所述的半导体器件,其中,所述掩埋字线包括有源栅电极和穿透栅电极,所述有源栅电极设置在所述有源区中,所述穿透栅电极设置在所述器件隔离层中。
9.根据权利要求8所述的半导体器件,
其中,所述掩埋字线还包括形成在所述器件隔离层上的鳍式栅电极,以及
其中,所述鳍式栅电极连接到所述有源栅电极和所述穿透栅电极。
10.根据权利要求9所述的半导体器件,其中,所述鳍式栅电极的底表面位于比所述穿透栅电极的底表面更低的水平位。
11.根据权利要求9所述的半导体器件,其中,所述鳍式栅电极的底表面位于比所述有源栅电极的底表面更低的水平位。
12.根据权利要求1所述的半导体器件,其中,所述第一绝缘层和所述第二绝缘层包括硅氧化物材料。
13.一种制造半导体器件的方法,所述方法包括:
形成器件隔离层,所述器件隔离层在衬底上限定多个有源区并且包括第一区域和第二区域,所述多个有源区在第一方向上通过具有第一间距的所述第一区域和具有第二间距的所述第二区域隔开,所述第二间距大于所述第一间距;
形成栅沟槽,所述栅沟槽在所述第一方向上延伸以穿过所述有源区以及所述器件隔离层的所述第一区域和所述第二区域;以及
形成掩埋字线,所述掩埋字线对所述栅沟槽进行间隙填充,
其中,设置在所述栅沟槽下方的所述器件隔离层的所述第一区域由第一绝缘层形成,以及
其中,设置在所述栅沟槽下方的所述器件隔离层的所述第二区域由所述第一绝缘层和第二绝缘层的堆叠结构形成。
14.根据权利要求13所述的方法,在形成所述栅沟槽之后,还包括:
通过使所述器件隔离层凹陷来形成所述第一绝缘层,所述第一绝缘层提供鳍状件;以及
在设置在所述栅沟槽下方的所述器件隔离层上形成所述第二绝缘层。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于爱思开海力士有限公司,未经爱思开海力士有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202210692894.X/1.html,转载请声明来源钻瓜专利网。