[发明专利]基于FPGA的格基密钥封装算法OSKR的纯硬件实现结构

权利要求书

1.一种基于FPGA平台的格基密钥封装算法OSKR的纯硬件实现结构，针对多项式维度n为512的这一组参数，其特征在于，包括：多项式运算模块、多项式采样模块、哈希模块、编解码模块和顶层控制模块；其中：

所述多项式运算模块，用于实现多项式的正向NTT运算、逆向NTT运算、点乘运算、压缩解压缩运算、Con/Rec运算；

所述多项式采样模块，用于实现中心二项采样生成噪声多项式向量r_i/e_i实现拒绝采样生成公钥多项式矩阵A_ij；

所述哈希模块，用于实现多种SHA3实例，包括SHAKE256函数用于采样噪声多项式，SHAKE128函数用于采样公钥多项式，SHA3-512函数用于生成共享秘钥K；

所述编解码模块，用于实现模块之间传输数据位宽的转换操作；

所述顶层控制模块，通过状态机实现各模块的运行流程的控制操作，用于实现OSKR算法多项式维度N为512的这一组参数，并实现密钥生成和密钥解封操作。

2.根据权利要求1所述的格基密钥封装算法OSKR的纯硬件实现结构，其特征在于，所述多项式运算模块共有5个工作模式，控制信号sel由3个比特组成：正向NTT运算对应信号3’b000，逆向NTT运算对应信号3’b001，点乘运算分为四个步骤，分别对应信号3’b011、3’b100、3’b100、3’b000，压缩操作和Con运算对应信号3’b001，解压缩操作和Rec运算对应信号3’b000；

所述多项式运算模块设计为四倍并行结构，即每个时钟周期处理四对操作数；对于模数q为3329多项式维度n为512的情况，一次完整的NTT运算、逆向NTT运算、点乘运算均需要448个时钟周期；一次完整的压缩、解压缩、Con运算和Rec运算均需要128个时钟周期；

所述多项式运算模块，其中存储单元有两种：BRAM单元和FIFO单元；BRAM单元用于读取并存储各种运算的中间值，包括RAM0、RAM1、RAM2和RAM3四个BRAM存储单元；FIFO单元用于临时存储从采样模块传输进入多项式模块的噪声多项式r_i、e_i的系数和公钥多项式A_ij的系数，并根据控制信号将FIFO单元内存储的多项式系数存入到BRAM单元中，进行多项式运算。

3.根据权利要求2所述的格基密钥封装算法OSKR的纯硬件实现结构，其特征在于，所述多项式采样模块包括两种功能：

(1)中心二项采样，用于生成噪音多项式向量r_i、e_i，模块输入的哈希结果位宽为32比特，每个时钟周期采样生成8个多项式系数；

(2)拒绝采样，用于生成公钥多项式矩阵A_ij，模块输入的哈希结果位宽为32比特，每个时钟周期最多生成2个多项式系数。

4.根据权利要求3所述的格基密钥封装算法OSKR的纯硬件实现结构，其特征在于，所述哈希模块，其控制信号由四个比特构成：第4比特用于判断本次哈希运算是否需要多次运行，用于实现哈希密文和采样多项式矩阵A两种情况下的哈希运算；其余3位控制信号用于确定哈希实例；

所述哈希模块支持SHA3-512函数、SHAKE256函数、SHAKE128函数，且均由5个轮函数和控制逻辑组成。

5.根据权利要求4所述的格基密钥封装算法OSKR的纯硬件实现结构，其特征在于，所述编解码模块中，编码模块的编码过程用于将多项式运算模块的输出数据转化为统一的32比特位宽，进而送入哈希模块进行下一步的运算；解码模块将外部输入的位宽为32比特的数据根据参数d_u和d_v转化为对应位宽的数据，进而送入多项式运算模块，进行下一步的运算。