[发明专利]寄存器、运算单元、芯片、计算设备

权利要求书

1.一种寄存器，其特征在于，包括：

一输入端，用于输入一第一数据；

一输出端，用于输出一第二数据；

一时钟信号输入端，用于输入一时钟信号；

一控制信号输入端，用于输入一控制信号；

一数据传输单元及一数据输出单元串联连接在所述输入端和所述输出端之间，所述数据传输单元与所述数据输出单元之间具有一节点；

一反馈单元，电性连接在所述输出端与所述节点之间；

一状态控制单元，电性连接至所述时钟信号输入端、所述控制信号输入端、所述数据传输单元及所述反馈单元；

其中，所述控制信号用于控制所述寄存器处于静态工作状态或动态工作状态。

2.如权利要求1所述的寄存器，其特征在于，所述控制信号致能时，所述状态控制单元打开所述反馈单元，所述寄存器处于所述静态工作状态；所述控制信号禁能时，所述状态控制单元关闭所述反馈单元，所述寄存器处于所述动态工作状态。

3.如权利要求1所述的寄存器，其特征在于，所述状态控制单元包括：

一第一时钟脉冲产生单元，用于根据所述时钟信号产生一第一时钟脉冲以及一第二时钟脉冲，且所述第一时钟脉冲与所述第二时钟脉冲之间反相。

4.如权利要求3所述的寄存器，其特征在于，所述状态控制单元包括：

一第二时钟脉冲产生单元，用于根据所述时钟信号及所述控制信号产生一第三时钟脉冲以及一第四时钟脉冲，且所述第三时钟脉冲与所述第四时钟脉冲之间反相。

5.如权利要求3所述的寄存器，其特征在于，所述第一时钟脉冲产生单元包括一缓冲器。

6.如权利要求3所述的寄存器，其特征在于，所述第一时钟脉冲产生单元包括一反相器。

7.如权利要求4所述的寄存器，其特征在于，所述第二时钟脉冲产生单元进一步包括：

一或非门，具有一第一输入端、一第二输入端及一输出端，所述或非门的第一输入端电性连接至所述时钟信号，所述或非门的第二输入端电性连接至所述控制信号；

一反相器，具有一输入端及一输出端，所述反相器的输入端电性连接至所述或非门的输出端；

其中，所述或非门的输出端用于输出所述第三时钟脉冲，所述反相器的输出端用于输出所述第四时钟脉冲。

8.如权利要求4所述的寄存器，其特征在于，所述第二时钟脉冲产生单元进一步包括：

一与非门，具有一第一输入端、一第二输入端及一输出端，所述与非门的第一输入端电性连接至所述时钟信号，所述与非门的第二输入端电性连接至所述控制信号；

一反相器，具有一输入端及一输出端，所述反相器的输入端电性连接至所述与非门的输出端；

其中，所述与非门的输出端用于输出所述第三时钟脉冲，所述反相器的输出端用于输出所述第四时钟脉冲。

9.如权利要求1所述的寄存器，其特征在于，所述数据传输单元包括一传输门。

10.如权利要求1所述的寄存器，其特征在于，所述数据传输单元包括一三态反相器。

11.如权利要求1所述的寄存器，其特征在于，所述数据输出单元包括一反相器。

12.如权利要求1所述的寄存器，其特征在于，所述反馈单元包括一三态反相器。

13.如权利要求1所述的寄存器，其特征在于，所述反馈单元包括串联连接的一反相器以及一传输门。

14.如权利要求1所述的寄存器，其特征在于，所述寄存器还包括一数据保持单元，所述数据保持单元电性连接至所述节点。