[发明专利]一种占空比调节器

权利要求书

1.一种占空比调节器，包括：

数量为N的占空比预调节PRE_DCA电路，每个PRE_DCA电路并联地设置在延时锁相环DLL电路中，并且被配置用于加宽N相输入信号的相应相的高电平部分；以及

数量为M的占空比调节DCA电路，每个DCA电路并联地设置在所述DLL电路中并耦合到对应的PRE_DCA电路，并且每个DCA电路被配置用于：

接收来自对应的PRE_DCA电路的信号，以及

进一步调节从对应的PRE_DCA电路输出的信号的占空比。

2.如权利要求1所述的占空比调节器，其特征在于，所述输入信号为脉冲信号，其中，每个PRE_DCA电路被配置用于加宽N相输入信号的相应相的高电平部分包括：使N相脉冲信号的相应相的下降沿延时第一量，作为默认状态；

其中，每个DCA电路被配置成用于调节从对应的PRE_DCA电路输出的信号的占空比包括：使从对应的PRE_DCA电路输出的信号的上升沿延时第二量，以使信号的高电平部分缩短，

其中，每个DCA电路的默认设置为使所述第二量等于所述第一量，以补偿所述PRE_DCA电路对信号的加宽。

3.如权利要求2所述的占空比调节器，其特征在于，DCA电路包括用于N相输入信号的第一相的第一DCA电路，其中

所述DLL电路在锁定之后使得从所述第一DCA电路输出的第一信号的上升沿重新与所述DLL电路的时钟信号的上升沿对齐，此时从所述第一DCA电路输出的信号的下降沿也重新与所述DLL电路的时钟信号的下降沿对齐；并且

从第二DCA至第M DCA电路输出的信号的相应相基于与所述第一相的固定相位关系分别移动与所述第一信号相同的量。

4.如权利要求3所述的占空比调节器，其特征在于，所述第二DCA至第M DCA电路中的每个DCA进一步被配置用于：在DLL锁定之后，分别根据接收到的控制信号，进一步改变从对应的PRE_DCA接收到的信号的占空比。

5.如权利要求4所述的占空比调节器，其特征在于，所述第二DCA至第M DCA电路中的每个DCA能够被配置用于：通过调节从对应的PRE_DCA接收到的信号的上升沿，来改变信号的占空比，其中调节上升沿包括使上升沿推迟、使上升沿提前、或不改变上升沿中的一项或多项。

6.如权利要求4所述的占空比调节器，其特征在于，每个DCA电路能够根据各自接收到的控制信号独立地调节从对应的PRE_DCA接收到的信号的占空比。

7.如权利要求1所述的占空比调节器，其特征在于，N等于M。

8.如权利要求1-7中任一项所述的占空比调节器，其特征在于，每个PRE_DCA电路包括反相器、延时部件、或非门，其中在每个PRE_DCA电路中：所述或非门的第一输入是原始输入脉冲的相应相，第二输入是经过所述PRE_DCA电路的延时部件的原始输入脉冲的相应相；并且其中

每个DCA电路包括反相器、延时部件、与非门，其中在每个DCA电路中：所述与非门的第一输入是来自对应的PRE_DCA电路的输入脉冲，第二输入是来自对应的PRE_DCA电路的并且经过DCA电路的延时部件的输入脉冲。

9.如权利要求8所述的占空比调节器，其特征在于，所述占空比调节器包括用于DDR5四相双向数据控制引脚DQS内部时钟的占空比调节器，并且N和M为4。

10.如权利要求9所述的占空比调节器，其特征在于，

每个PRE_DCA电路的延时部件包括14个延时单元，每个PRE_DCA电路被配置用于：通过启用14个延时单元中的7个延时单元，来将输入信号的高电平部分在下降沿处被加宽固定的7个步，作为默认设置。