[发明专利]菊链SPI集成电路及其操作方法

权利要求书

1.一种菊链序列周边接口集成电路，其特征在于，所述菊链序列周边接口集成电路包括：

第一MISO接口电路；

第二MISO接口电路；

第一数据致能接口电路；

第二数据致能接口电路；

路由电路，耦接至所述第一MISO接口电路的输入端、所述第二MISO接口电路的输出端、所述第一数据致能接口电路的输入端以及所述第二数据致能接口电路的输出端；以及

核心电路，耦接至所述路由电路，其中，

当所述菊链序列周边接口集成电路是菊链序列周边接口架构的从集成电路且所述菊链序列周边接口集成电路是所述菊链序列周边接口架构的主集成电路为了读取目标数据而选择的目标从电路时，所述核心电路通过所述路由电路与所述第一数据致能接口电路输出数据致能信号给所述主集成电路，以及所述核心电路基于所述数据致能信号的时序通过所述路由电路与所述第一MISO接口电路回传所述目标数据给所述主集成电路；以及

当所述菊链序列周边接口集成电路是所述菊链序列周边接口架构的所述从集成电路且所述菊链序列周边接口集成电路不是所述目标从电路时，所述路由电路将所述第二数据致能接口电路所接收的信号传输至所述第一数据致能接口电路，以及所述路由电路将所述第二MISO接口电路所接收的数据传输至所述第一MISO接口电路。

2.根据权利要求1所述的菊链序列周边接口集成电路，其特征在于，所述路由电路包括：

第一闩锁电路，具有输入端耦接至所述第二数据致能接口电路的所述输出端；

第一多工器，具有第一输入端耦接至所述核心电路，其中所述第一多工器的第二输入端耦接至所述第一闩锁电路的输出端，所述第一多工器的输出端耦接至所述第一数据致能接口电路的所述输入端，当所述菊链序列周边接口集成电路为所述目标从电路时，所述第一多工器的所述输出端选择性地耦接至所述第一多工器的所述第一输入端，以及当所述菊链序列周边接口集成电路不是所述目标从电路时，所述第一多工器的所述输出端选择性地耦接至所述第一多工器的所述第二输入端；

第二闩锁电路，具有输入端耦接至所述第二MISO接口电路的所述输出端；以及

第二多工器，具有第一输入端耦接至所述核心电路，其中所述第二多工器的第二输入端耦接至所述第二闩锁电路的输出端，所述第二多工器的输出端耦接至所述第一MISO接口电路的所述输入端，当所述菊链序列周边接口集成电路为所述目标从电路时，所述第二多工器的所述输出端选择性地耦接至所述第二多工器的所述第一输入端，以及当所述菊链序列周边接口集成电路不是所述目标从电路时，所述第二多工器的所述输出端选择性地耦接至所述第二多工器的所述第二输入端。

3.根据权利要求2所述的菊链序列周边接口集成电路，其特征在于，所述菊链序列周边接口集成电路还包括第三MISO接口电路以及第四MISO接口电路，以及所述路由电路还包括：

第三闩锁电路，具有输入端耦接至所述第三MISO接口电路的输出端；以及

第三多工器，具有第一输入端耦接至所述核心电路，其中所述第三多工器的第二输入端耦接至所述第三闩锁电路的输出端，所述第三多工器的输出端耦接至所述第四MISO接口电路的输入端，当所述菊链序列周边接口集成电路为所述主集成电路时，所述第三多工器的所述输出端选择性地耦接至所述第三多工器的所述第一输入端，以及当所述菊链序列周边接口集成电路不是所述主集成电路时，所述第三多工器的所述输出端选择性地耦接至所述第三多工器的所述第二输入端。

4.根据权利要求1所述的菊链序列周边接口集成电路，其特征在于，所述菊链序列周边接口集成电路还包括：

第一MOSI接口电路：以及

第二MOSI接口电路，其中所述路由电路还耦接至所述第一MOSI接口电路的输出端以及所述第二MOSI接口电路的输入端，

当所述菊链序列周边接口集成电路是所述菊链序列周边接口架构的所述从集成电路时，所述路由电路将所述第一MOSI接口电路所接收的主电路数据传输至所述第二MOSI接口电路与所述核心电路；以及

当所述菊链序列周边接口集成电路是所述菊链序列周边接口架构的所述主集成电路时，所述核心电路通过所述路由电路与所述第二MOSI接口电路输出所述主电路数据给所述菊链序列周边接口架构的多个从集成电路。