[发明专利]一种适用于微米级金属凸点阵列键合测试结构及制备方法

说明书

本发明涉及一种适用于微米级金属凸点阵列键合测试结构，包括顶层模块和底层模块；所述顶层模块包括第一绝缘基板、第一图案化打底金属层、具有镂空孔阵列的第一透明介质层和第一微米级金属凸点；所述底层模块包括第二绝缘基板、第二图案化打底金属层、金属电极、具有镂空孔阵列的第二透明介质层和第二微米级金属凸点。本发明可以快速判断出微米级金属凸点的键合良率以及进行可靠性测试。

技术领域

本发明涉及半导体封装领域，具体涉及一种适用于微米级金属凸点阵列键合测试结构及制备方法。

背景技术

倒装芯片键合（Flip-Chip bonding，FC）技术是指在芯片有源区一侧制备金属凸点结构，然后面朝下通过金属凸点与基板实现稳定可靠的机械、电气连接。作为一种先进的封装工艺，FC技术实现封装尺寸更小、集成度更高、性能更强的芯片封装技术，在Micro-LED微显示、3D集成封装等领域具有重要的研究价值。然而，现有技术中对倒装芯片键合良率以及可靠性测试方案比较复杂，主要检测手段包括X射线技术、光学检测以及扫描超声显微镜等。这些检测手段不仅设备昂贵，而且效率不高。

发明内容

有鉴于此，本发明的目的在于提供适用于微米级金属凸点阵列键合良率及可靠性测试结构及其制备方法，可以快速判断出微米级金属凸点的键合良率以及进行可靠性测试。

为实现上述目的，本发明采用如下技术方案：

一种适用于微米级金属凸点阵列键合测试结构，包括顶层模块和底层模块；所述顶层模块包括第一绝缘基板、第一图案化打底金属层、具有镂空孔阵列的第一透明介质层和第一微米级金属凸点；所述底层模块包括第二绝缘基板、第二图案化打底金属层、金属电极、具有镂空孔阵列的第二透明介质层和第二微米级金属凸点。

进一步的，所述第一图案化打底金属层设置于第一绝缘基板表面；所述具有镂空孔阵列的第一透明介质层设置于第一绝缘基板与第一图案化打底金属层表面，第一透明介质层的镂空孔阵列位于第一图案化打底金属层表面；所述第一微米级金属凸点垂直设置于第一透明介质层的镂空孔阵列和第一图案化打底金属层表面，与图案化打底金属层紧密连接。

进一步的，所述第二图案化打底金属层设置于第二绝缘基板表面；所述金属电极由第二图案化打底金属层引出，设置于第二绝缘基板表面；所述具有镂空孔阵列的第二透明介质层设置于第二绝缘基板与第二图案化打底金属层表面，第二透明介质层的镂空孔阵列位于图案化打底金属层表面；所述第二述微米级金属凸点垂直设置于第二透明介质层的镂空孔阵列和第二图案化打底金属层表面，与第二图案化打底金属层紧密连接。

进一步的，所述第一绝缘基板面积小于第二绝缘基板面积。

进一步的，所述第一图案化打底金属层包括若干打底金属层，所述第一微米级金属凸点包括若干对金属凸点；所述顶层模块是以打底金属层连接一对金属凸点为单元的重复性阵列化结构；所述打底金属层宽度大于等于金属凸点直径，长度大于两颗金属凸点直径之和。

进一步的，所述第二图案化打底金属层包括若干打底金属层，所述第二微米级金属凸点包括若干对金属凸点；所述底层模块由以打底金属层连接一对金属凸点为单元的重复性阵列化结构、始端点金属凸点结构、末端点金属凸点结构和测试电极组合而成；所述始端点金属凸点结构由打底金属层、金属凸点、电压输入电极和电流输入电极组成；所述末端点金属凸点结构由打底金属层、金属凸点、电压输出电极和电流输出电极组成；所述测试电极分布于所述底层模块每一列金属凸点的末端点位置，由打底金属层引出电压输出电极和电流输出电极。

进一步的，所述具有镂空孔阵列的第一透明介质和第二透明介质层长度和宽度与顶层模块的绝缘基板尺寸一致；所述镂空孔阵列由若干尺寸一致的圆形开孔组成，直径小于打底金属层宽度，大于或等于金属凸点的直径。