[发明专利]时钟信号延迟与RC时间常数的检测校准系统及方法

权利要求书

1.一种时钟信号延迟与RC时间常数的检测校准系统，其特征在于，包括：数字模块、可调电容Cap、电流源I1、开关S1、开关S2以及比较器；所述数字模块与开关S1的控制端、开关S2的控制端以及比较器电连接，所述电流源I1的正极与开关S1的一端连接，开关S1的另一端分别连接开关S2的一端、可调电容Cap的一端以及比较器的一个输入端，所述开关S2的另一端以及可调电容Cap的另一端与基准电压Vref1连接，所述比较器的另一个输入端连接基准电压Vref2。

2.根据权利要求1所述的时钟信号延迟与RC时间常数的检测校准系统，其特征在于：所述数字模块根据工作模式、输入时钟信号信息，控制开关S1和开关S2与比较器的工作；处理比较器输出的信号，输出RC常数校准信号和时钟延迟校准信号。

3.根据权利要求1所述的时钟信号延迟与RC时间常数的检测校准系统，其特征在于：还包括基准电压生成模块，所述基准电压生成模块包括依次串联的可变电阻Rref1、可变电阻Rref2、可变电阻Rref3以及可变电阻Rref4，所述可变电阻Rref4的一端连接数供电电源VDD，所述可变电阻Rref4的另一端输出基准电压Vref2，可变电阻Rref3和可变电阻Rref2的连接端输出基准电压Vref1，可变电阻Rref2和可变电阻Rref1的连接处输出基准电压Vref0，所述基准电压Vref0为电流源I1所使用的参考电压，所述可变电阻Rref1的另一端接地；

所述可变电阻Rref1、可变电阻Rref2、可变电阻Rref3以及可变电阻Rref4的控制端与数字模块电连接。

4.根据权利要求3所述的时钟信号延迟与RC时间常数的检测校准系统，其特征在于：所述基准电压Vref2、基准电压Vref1以及基准电压Vref0的大小由数字模块根据可调电容Cap充电的时钟周期数查表获得。

5.一种时钟信号延迟与RC时间常数的检测校准方法，基于权利要求1-4任一项所述的时钟信号延迟与RC时间常数的检测校准系统，其特征在于：包括以下步骤：

步骤S1：打开开关S1，闭合开关S2，将可调电容Cap的下极板电压Vcap被复位到Vref1；

步骤S2：闭合开关S1，打开开关S2，电流源I1对可调电容Cap充电，电压Vcap开始上升；

步骤S3：打开开关S1和开关S2，电压Vcap恒定，比较器将电压Vcap和基准电压Vref2作比较，依次对RC时间常数和时钟信号延迟进行校准。