[发明专利]一种低噪声高PSRR的LDO电路

权利要求书

1.一种低噪声高PSRR的LDO电路，其特征在于：包括带隙基准电路、误差放大器EA、滤波电路、缓冲级BUF、PSRR增强电路、MOS管MP1、MOS管MP2、电阻Ra、电阻Rb、电容CL、电阻RL和电阻Resr；

其中，带隙基准电路模块的输出端VREF连接误差放大器EA的其中一个输入端；误差放大器EA的另一输入端与电阻Ra负端和电阻Rb正端相连；误差放大器EA的输出端与滤波电路相连；误差放大器EA的电源端、缓冲级BUF的电源端、PSRR增强电路的电源端、MOS管MP1的源极均与输入Vin连接；滤波电路的输出经过BUF后分别连接MOS管MP1的栅极和PSRR增强电路；PSRR增强电路的偏置由带隙基准电路提供；MOS管MP1的栅极与MOS管MP2的栅极相连；MOS管MP2的源极与误差放大器连接；MOS管MP1和MOS管MP2的漏极均连接输出端Vout；电阻Ra正端、电容CL的正端、电阻RL的正端均连接输出端Vout；电容CL负端与电阻Resr的正端相连，电阻Rb负端、电阻Resr负端、电阻RL的负端均连地。

2.根据权利要求1所述的低噪声高PSRR的LDO电路，其特征在于：通过滤波电路和PSRR增强电路，滤除带隙基准和误差放大器EA的输出噪声，同时避免电源的小信号纹波传输到输出端，实现LDO高的PSRR；通过MOS管MP2实现过流保护。

3.根据权利要求1所述的低噪声高PSRR的LDO电路，其特征在于：所述带隙基准电路包括三极管Q1-Q13、电容C1-C2、电阻R1-R9、MOS管M1-M8、施密特触发器和反相器；

其中，三极管Q1、Q2的基极与三极管Q10的发射极和电阻R3的正端相连，三极管Q1的发射极与电阻R1的正端连接，三极管Q2的发射极与电阻R1的负端和电阻R2的正端相连，电阻R3的负端与带隙基准电路的输出端VREF、电阻R4的正端相连，电阻R4的负端和电阻R2的负端与地相连；三极管Q1的集电极与三极管Q3的集电极、基极以及三极管Q4的基极相连，三极管Q2的集电极与三极管Q4的集电极、三极管Q9的基极、电容C1的正端相连，电容C1的负端与地相连，三极管Q10的基极与三极管Q3发射极、三极管Q4的发射极、三极管Q9的发射极、三极管Q11的集电极相连，电源与三极管Q10的集电极、电容C2的正端、三极管Q11的发射极、MOS管M1的漏端、三极管Q12的发射极、MOS管M2的源端和漏端、MOS管M3的源端、MOS管M4的源端、MOS管M5的源端相连，电容C2的负端与三极管Q11的基极、三极管Q12的基极和集电极、三极管Q6的集电极、MOS管M2的栅端相连，三极管Q9的集电极与三极管Q5的集电极和基极、三极管Q6的基极、电阻R5的负端、MOS管M1的栅端相连，电阻R5的正端与MOS管M1的源端相连，三极管Q5的发射极与三极管Q7的集电极、三极管Q8的基极相连，三极管Q6的发射极与三极管Q8的集电极、三极管Q7的基极相连，三极管Q8的发射极与电阻R6的正端相连，三极管Q7的发射极和电阻R6的负端与地相连，MOS管M3的栅端与MOS管M3漏端、MOS管M6的漏端、MOS管M4的栅端、MOS管M5的栅端相连，MOS管M6的源端与电阻R7的正端相连，MOS管M6的栅端与电阻R7的负端、MOS管M7的漏端相连，MOS管M7的源端与地相连，MOS管M4的漏端与电阻R8的正端、三极管Q13的基极相连接，电阻R8的负端与电阻R9的正端、MOS管M8的漏端相连，MOS管M5的漏端与三极管Q13的集电极、施密特触发器输入端相连，三极管Q13的发射极与MOS管M8的源端、电阻R9的负端连接并与地相连，MOS管M8的栅端与施密特触发器的输出、反相器的输入相连。