[发明专利]向量乘加器的SRAM模拟存内计算装置和电子设备

权利要求书

1.一种向量乘加器的SRAM模拟存内计算装置，其特征在于，包括：

n个单比特输出模块，n＞1，每个所述单比特输出模块包括乘法单元，所述乘法单元包括存储器和乘法电路，所述乘法电路包括第一乘法输入端、第二乘法输入端和乘法输出端，所述第二乘法输入端电连接于所述存储器的输出端，所述乘法电路用于对所述第一乘法输入端和所述第二乘法输入端的数值进行乘法计算并通过所述乘法输出端输出结果至所述单比特输出模块的输出端；

第一加法器，所述第一加法器包括模拟加法电路，所述第一加法器包括n个第一加法输入端，第a个所述第一加法输入端电连接于第a个所述单比特输出模块的输出端，a的取值为1、2、…、n；

移位累加器，用于周期性对所述第一加法器的输出结果进行单比特移位累加计算。

2.根据权利要求1所述的装置，其特征在于，

所述第一加法器包括所述模拟加法电路和模数转换器；

所述模拟加法电路包括n个电容，第a个电容的第一端为第a个所述第一加法输入端，所述n个电容的第二端连接于所述模数转换器的输入端，所述模数转换器的输出端作为所述第一加法器的输出端。

3.根据权利要求1所述的装置，其特征在于，

每个所述单比特输出模块包括多路选通电路和m个所述乘法单元，m＞1，在每个所述单比特输出模块中，每个所述乘法输出端通过所述多路选通电路电连接于所述单比特输出模块的输出端。

4.根据权利要求3所述的装置，其特征在于，

对于同一个所述单比特输出模块，所述m个所述乘法单元的所述第一乘法输入端电连接于同一个初始输入端。

5.根据权利要求4所述的装置，其特征在于，

每个所述多路选通电路包括m个选通开关，在每个所述单比特输出模块中，第j个所述选通开关串联于第j个所述乘法单元的乘法输出端与所述单比特输出模块的输出端之间，j的取值为0、1、2、…、m-1；

所述存内计算装置工作于m个周期，每个所述周期包括q个子周期；

在第j个所述周期，每个所述多路选通电路中第q-1-j个所述选通开关导通；

在每个所述周期的第k个所述子周期，所述初始输入端输入第q-1-k位数值，k的取值为0、1、2、…、q-1。

6.根据权利要求4所述的装置，其特征在于，

每个所述多路选通电路包括m个选通开关，在每个所述单比特输出模块中，第j个所述选通开关串联于第j个所述乘法单元的乘法输出端与所述单比特输出模块的输出端之间，j的取值为0、1、2、…、m-1；

所述存内计算装置工作于m个周期，每个所述周期包括q个子周期；

在第j个所述周期，所述初始输入端输入第q-1-k位数值，k的取值为0、1、2、…、q-1；

在每个所述周期的第k个所述子周期，每个所述多路选通电路中第q-1-j个所述选通开关导通。

7.根据权利要求1所述的装置，其特征在于，

每个所述单比特输出模块包括p个第一多路选通电路和p个乘法单元组，每个所述乘法单元组包括m个所述乘法单元，p＞1，m＞1，在每个所述单比特输出模块中，第b个所述乘法单元组中的每个所述乘法输出端通过第b个所述第一多路选通电路电连接于所述单比特输出模块的输出端，b的取值为1、2、…、p；

每个所述单比特输出模块还包括p个初始输入节点，在第b个所述乘法单元组中，所述m个所述乘法单元的所述第一乘法输入端电连接于第b个所述初始输入节点；

每个所述单比特输出模块还包括第二多路选通电路，所述第二多路选通电路包括一个初始输入端和p个选通端，第b个选通端电连接于第b个所述初始输入节点；

每个所述初始输入节点通过开关器件电连接于低电平输出端。