[发明专利]一种基于分区调试内核电压的FPGA设计方法

权利要求书

1.一种基于分区调试内核电压的FPGA设计方法，其特征在于，所述设计方法包括：

获取芯片硬件设计，所述芯片硬件设计包括芯片内部电路以及多个供电区域，每个供电区域对应所述芯片内部电路的局部用电区域，每个供电区域用于将供电输入端获取到的内核电压提供给对应的局部用电区域；

生成所述芯片硬件设计对应的码流并下载到FPGA芯片上，每个供电区域的供电输入端连接至所述FPGA芯片的供电管脚；

当所述FPGA芯片在所有供电区域获取到基础电压值的内核电压的状态下无法正常工作时，通过所述FPGA芯片的供电管脚调节至少一个供电区域获取到的内核电压，直至所述FPGA芯片正常工作，或者直至确定所述FPGA芯片中存在故障的局部用电区域。

2.根据权利要求1所述的方法，其特征在于，调节至少一个供电区域获取到的内核电压的方法包括：

控制所有供电区域的内核电压按照预定电压变化模式进行升压或降压，直至所述FPGA芯片正常工作，或者直至内核电压达到所述预定电压变化模式对应的阈值电压而所述FPGA芯片仍然不能正常工作时，确定所述FPGA芯片的芯片内部电路存在与所述预定电压变化模式对应的故障；

按照预定策略控制部分供电区域的内核电压保持为基础电压值、其余部分供电区域的内核电压按照所述预定电压变化模式进行变化，直至所述FPGA芯片正常工作，或者直至确定存在与所述预定电压变化模式对应的故障的局部用电区域。

3.根据权利要求2所述的方法，其特征在于，控制供电区域的内核电压按照预定电压变化模式进行升压或降压的方法包括：

控制供电区域的内核电压从所述基础电压值开始逐步升压，直至所述FPGA芯片正常工作，或者直至内核电压达到上限阈值电压而所述FPGA芯片仍然不能正常工作时，确定所述FPGA芯片的芯片内部电路存在不满足建立时间约束的故障；

以及，控制供电区域的内核电压从所述基础电压值开始逐步降压，直至所述FPGA芯片正常工作，或者直至内核电压达到下限阈值电压而所述FPGA芯片仍然不能正常工作时，确定所述FPGA芯片的芯片内部电路存在不满足保持时间约束的故障。

4.根据权利要求3所述的方法，其特征在于，在调节各个供电区域的内核电压直至所述FPGA芯片正常工作时，存在至少两个供电区域调试确定的内核电压不相等。

5.根据权利要求2所述的方法，其特征在于，按照预定策略控制各个供电区域的内核电压的方法包括：

依次遍历各个供电区域，保持其余供电区域的内核电压为基础电压值，控制遍历到的所述供电区域的内核电压按照预定电压变化模式进行变化，直至所述FPGA芯片正常工作；或者直至遍历到的所述供电区域的内核电压达到所述预定电压变化模式对应的阈值电压而所述FPGA芯片仍然不能正常工作时，确定遍历到的所述供电区域对应的局部用电区域存在所述预定电压变化模式对应的故障。

6.根据权利要求2所述的方法，其特征在于，按照预定策略控制各个供电区域的内核电压的方法包括：

依次遍历各个供电区域，保持遍历到的所述供电区域的内核电压为基础电压值，控制其余供电区域的内核电压按照预定电压变化模式进行变化，直至所述FPGA芯片正常工作；或者直至其余供电区域的内核电压达到所述预定电压变化模式对应的阈值电压而所述FPGA芯片仍然不能正常工作时，确定其余供电区域对应的局部用电区域存在所述预定电压变化模式对应的故障。