[发明专利]一种基于分区调试内核电压的FPGA设计方法

说明书

本申请公开了一种基于分区调试内核电压的FPGA设计方法，涉及FPGA技术领域，该方法将包括芯片内部电路以及多个供电区域的芯片硬件设计对应的码流并下载到FPGA芯片上，每个供电区域用于将获取到的内核电压提供给对应的局部用电区域，当芯片在所有供电区域获取到基础电压值的内核电压的状态下无法正常工作时，通过芯片的供电管脚调节至少一个供电区域获取到的内核电压，直至芯片正常工作，或者直至确定存在故障的局部用电区域。该方法通过调节多个供电区域的内核电压可以使得芯片得以正常工作或者可以定位到故障区域，而且分区调试的方法灵活度较高，更易于调试使得芯片可以正常工作，或者可以更准确的定位到故障区域。

技术领域

本发明涉及FPGA领域，尤其是一种基于分区调试内核电压的FPGA设计方法。

背景技术

在FPGA(Field Programmable Gate Array，现场可编程逻辑门阵列)的设计过程中，当利用软件工具完成用户设计，并对用户网表经过综合、映射、布局、布线和时序分析等设计流程，确定功能及时序都能满足要求后，需要生成得到的芯片硬件设计对应的码流并下载到FPGA板上进行实测。

虽然在设计阶段已经利用各类软件工具进行反复检查验证，但是在实测阶段仍然会出现FPGA无法正常工作的情况。部分情况下可以通过修改用户网表或修改布局布线以修改码流从而加大时序余量使得FPGA正常工作。但是在还有一些情况下，加大时序余量后FPGA仍然不能正常工作，这时就需要对FPGA进行调试。

对FPGA的调试一般首先检查外部连接结构是否准确，包括检查FPGA的各个管脚是否连接正确、包括供电电压在内的各个输入信号是否正确、复位及上电次序是否正确、时钟信号是否正确等。在确定FPGA的外部连接结构均正确后，就可以确定是芯片内部电路导致FPGA无法正常工作。但是芯片内部结构并不像外部连接结构这样直观且易于排查，对芯片内部电路的控制能力和观察能力都有限，能利用的调试手段也有限，往往造成调试困难。

发明内容

本发明人针对上述问题及技术需求，提出了一种基于分区调试内核电压的FPGA设计方法，本发明的技术方案如下：

一种基于分区调试内核电压的FPGA设计方法，该设计方法包括：

获取芯片硬件设计，芯片硬件设计包括芯片内部电路以及多个供电区域，每个供电区域对应芯片内部电路的局部用电区域，每个供电区域用于将供电输入端获取到的内核电压提供给对应的局部用电区域；

生成芯片硬件设计对应的码流并下载到FPGA芯片上，每个供电区域的供电输入端连接至FPGA芯片的供电管脚；

当FPGA芯片在所有供电区域获取到基础电压值的内核电压的状态下无法正常工作时，通过FPGA芯片的供电管脚调节至少一个供电区域获取到的内核电压，直至FPGA芯片正常工作，或者直至确定FPGA芯片中存在故障的局部用电区域。

其进一步的技术方案为，调节至少一个供电区域获取到的内核电压的方法包括：

控制所有供电区域的内核电压按照预定电压变化模式进行升压或降压，直至FPGA芯片正常工作，或者直至内核电压达到预定电压变化模式对应的阈值电压而FPGA芯片仍然不能正常工作时，确定FPGA芯片的芯片内部电路存在与预定电压变化模式对应的故障；

按照预定策略控制部分供电区域的内核电压保持为基础电压值、其余部分供电区域的内核电压按照预定电压变化模式进行变化，直至FPGA芯片正常工作，或者直至确定存在与预定电压变化模式对应的故障的局部用电区域。

其进一步的技术方案为，控制供电区域的内核电压按照预定电压变化模式进行升压或降压的方法包括：

控制供电区域的内核电压从基础电压值开始逐步升压，直至FPGA芯片正常工作，或者直至内核电压达到上限阈值电压而FPGA芯片仍然不能正常工作时，确定FPGA芯片的芯片内部电路存在不满足建立时间约束的故障；