[发明专利]小通道下卷积层的硬件加速方法及电路

权利要求书

1.小通道下卷积层的硬件加速方法，其特征在于，包括如下步骤：

将输入特征图以及卷积核参数的数据进行排列转换并存储，所述排列转换为将同一层中前一列数据和后一列数据依次首尾相接形成一列数据；

在存储的排列转换后的输入特征图以及对应的卷积核参数数据中依次提取运算所需的数据；

基于每次提取的排列转换后的输入特征图以及对应的卷积核参数的数据进行卷积运算，获取单次的卷积结果；

按照原始输入特征图每次卷积运算过程所涉及的数据来对应查找排列转换后的输入特征图相对应的数据卷积运算所获得的卷积结果，将所述所获得的卷积结果进行合并存储即为输出特征图的中间结果。

2.根据权利要求1所述的小通道下卷积层的硬件加速方法，其特征在于，将输入特征图或卷积核排列转换后所形成的每一列数据单独存储于一个地址内。

3.根据权利要求1所述的小通道下卷积层的硬件加速方法，其特征在于，所述依次提取运算所需的数据，具体包括如下步骤：

从存储的输入特征图以及对应的卷积核参数的数据中按照从左至右，从上至下的方式依次提取运算所需的数据。

4.根据权利要求3所述的小通道下卷积层的硬件加速方法，其特征在于，若存储的排列转换后的输入特征图中一列数据的数据量大于每次提取的运算所需的数据量时，则在每列数据上做移位操作依次提取，直至完每列数据中最后的一个数据为止。

5.小通道下卷积层的硬件加速电路，其特征在于，包括：转换模块、提取模块、运算模块和储存模块，其中，

所述转换模块，用于将输入特征图以及卷积核参数的数据进行排列转换并存储，所述排列转换为将同一层中前一列数据和后一列数据依次首尾相接形成一列数据；

所述提取模块，用于在存储的排列转换后的输入特征图以及对应的卷积核参数数据中依次提取运算所需的数据；

所述运算模块，用于基于每次提取的排列转换后的输入特征图以及对应的卷积核参数的数据进行卷积运算，获取单次的卷积结果；

所述储存模块，用于按照原始输入特征图每次卷积运算过程所涉及的数据来对应查找排列转换后的输入特征图相对应的数据卷积运算所获得的卷积结果，将所述所获得的卷积结果进行合并存储即为输出特征图的中间结果。

6.根据权利要求5所述的小通道下卷积层的硬件加速电路，其特征在于，还包括寄存器，用于将输入特征图或卷积核排列转换后所形成的每一列数据单独存储于一个地址内。

7.根据权利要求5所述的小通道下卷积层的硬件加速电路，其特征在于，所述提取模块是从存储的输入特征图以及对应的卷积核参数的数据中按照从左至右，从上至下的方式依次提取运算所需的数据。

8.根据权利要求7所述的小通道下卷积层的硬件加速电路，其特征在于，若存储的排列转换后的输入特征图中一列数据的数据量大于每次提取的运算所需的数据量时，则基于预设位移位在存储的每列数据上做移位操作依次提取，直至完每列数据中最后的一个数据为止。