[实用新型]一种异构多芯片的3D封装结构

说明书

本实用新型涉及集成电路封装技术领域，具体公开了一种异构多芯片的3D封装结构，其中，包括：第一再布线层以及位于第一再布线层上的塑封料层，塑封料层内间隔设置多组异构芯片结构，每相邻两组异构芯片结构之间设置通孔结构，每组异构芯片结构均包括多个堆叠设置的异构单芯片，且每相邻两个异构单芯片之间设置粘结层；塑封料层背离第一再布线层的表面设置第二再布线层；第一再布线层和第二再布线层均能够将多组异构芯片结构进行信号互连；第一再布线层背离塑封料层的表面设置金属凸点。本实用新型本实用新型提供的异构多芯片的3D封装结构能够满足集成化且高密度小尺寸的要求。

技术领域

本实用新型涉及集成电路封装技术领域，尤其涉及一种异构多芯片的3D封装结构。

背景技术

新一代高密度芯片塑料封装工艺将多种不同材质、不同功能、不同尺寸厚度的芯片实现整合，在一个微小体积的封装结构内实现完整系统功能。

基于此需求，业内提出多种立体堆叠结构，如层与层之间堆叠型（Package onPackage，简称POP）三维堆叠结构或在基材开槽后贴装芯片进行高密度扇出的封装结构。POP型结构通常为水平面内异构多芯片集成后，在垂直方向上通过键合工艺实现三维堆叠，垂直方向上的集成依赖于键合工艺，且层与层之间存在热膨胀系数（Coefficient ofThermal Expansion，简称CET）不匹配的隐患，带来可靠性方向的风险；在基材表面开槽后贴装异构多芯片技术克服了POP结构存在的潜在可靠性问题，实现异构多芯片集成结构的一体化，但存在工艺流程复杂，当系统集成度要求较高时，对基材尺寸需求较大，最终封装结构体积无法满足小型化的要求。

因此，如何能够提供一种既能实现异构多芯片一体化集成，又能同时满足高密度小尺寸的封装结构成为本领域技术人员亟待解决的技术问题。

发明内容

本实用新型提供了一种异构多芯片的3D封装结构，解决相关技术中存在的缺乏集成化且高密度小尺寸的封装结构的问题。

作为本实用新型的一个方面，提供一种异构多芯片的3D封装结构，其中，包括：

第一再布线层以及位于所述第一再布线层上的塑封料层，

所述塑封料层内间隔设置多组异构芯片结构，每相邻两组所述异构芯片结构之间设置通孔结构，每组所述异构芯片结构均包括多个堆叠设置的异构单芯片，且每相邻两个异构单芯片之间设置粘结层；

所述塑封料层背离所述第一再布线层的表面设置第二再布线层，所述第二再布线层背离所述塑封料层的表面设置钝化层；

所述第一再布线层和所述第二再布线层均能够将多组异构芯片结构进行信号互连；

所述通孔结构用于连通所述第一再布线层和所述第二再布线层；

所述第一再布线层背离所述塑封料层的表面设置金属凸点，所述金属凸点能够与所述第一再布线层实现信号互连。

进一步地，所述塑封料层内间隔设置两组异构芯片结构，且每组所述异构芯片结构均包括两个堆叠设置的异构单芯片，两个堆叠设置的异构单芯片之间设置粘结层。

进一步地，所述通孔结构的高度不大于所述塑封料层的厚度。

进一步地，所述粘结层的制作材料包括导热胶、合金焊料片和DAF膜材料中的任意一种。

进一步地，所述钝化层的制作材料包括ABF、CBF和环氧树脂干膜中的任意一种。

进一步地，所述第一再布线层和第二再布线层的制作材料包括聚酰亚胺和铜。