[实用新型]一种低功耗边缘端高速通信接口

说明书

本实用新型涉及一种低功耗边缘端高速通信接口，其中，包括：FPGA、接口芯片CH365、接口芯片PEX8112以及PCI‑E接口，FPGA连接接口芯片CH365，接口芯片PEX8112分别连接通用接口芯片CH365以及PCI‑E插口；FPGA连接接口芯片CH365的A【15‑0】端、D【7‑0】端、读信号端MEM_RD以及写信号端MEM_WR；接口芯片CH365的连接接口芯片PEX8112的AD【31‑0】端、CBE【3‑0】端、PAR端、IRDY端、IDSEL端、FRAME端、TRDY端、INTA端、DSEL端、CLK端、RST端；PCIE插口与接口芯片PEX8112的PERn0端、PERp0端、PETn0端、PETp0端、REFCLK端以及RST端连接。本实用新型的低功耗边缘端高速通信接口结构简单，编程容易，成本较低。

技术领域

本实用新型涉及数字控制系统，特别涉及一种低功耗边缘端高速通信接口。

背景技术

现有的数字控制系统一般包括上位机和多个下位机以及多种其他的扩展设备。各个设备直线一般都需要多种接口进行连接，导致接口之间接线复杂，信号质量不佳。现有技术中一般使用可实现的PCI Express物理接口可编程逻辑件FPGA，其开发难度大，开发周期长，开发成本较高。因此，亟需对数字控制系统上位机和下位机之间的通信提供新型接口。

实用新型内容

本实用新型的目的在于提供一种低功耗边缘端高速通信接口，用于解决光纤系统的接口问题。

本实用新型一种低功耗边缘端高速通信接口，其中，包括：FPGA、接口芯片CH365、接口芯片PEX8112以及PCI-E接口，FPGA连接接口芯片CH365，接口芯片PEX8112分别连接通用接口芯片CH365以及PCI-E插口；FPGA连接接口芯片CH365的A【15-0】端、D【7-0】端、读信号端MEM_RD以及写信号端MEM_WR；接口芯片CH365的连接接口芯片PEX8112的AD【31-0】端、CBE【3-0】端、PAR端、IRDY端、IDSEL端、FRAME端、TRDY端、INTA端、DSEL端、CLK端、RST端；PCIE插口与接口芯片PEX8112的PERn0端、PERp0端、PETn0端、PETp0端、REFCLK端以及RST端连接。

根据本实用新型的低功耗边缘端高速通信接口的一实施例，其中，该接口用于计算机控制与光纤主站和光纤从站进行光纤通信。

根据本实用新型的低功耗边缘端高速通信接口的一实施例，其中，该接口连接于计算机系统与光纤总站之间。

根据本实用新型的低功耗边缘端高速通信接口的一实施例，其中，接口芯片CH365是一个连接PCI总线。

本实用新型的低功耗边缘端高速通信接口结构简单，编程容易，成本较低。

附图说明

图1所示为低功耗边缘端高速通信接口的原理图；

图2所示为低功耗边缘端高速通信接口的详细实现图；

图3为本实用新型应用场景示意图。

具体实施方式

为使本实用新型的目的、内容、和优点更加清楚，下面结合附图和实施例，对本实用新型的具体实施方式作进一步详细描述。

图1所示为低功耗边缘端高速通信接口的原理图，如图1所示，低功耗边缘端高速通信接口包括：FPGA1、通用接口芯片2、桥接芯片3以及PCI-E接口4。其中，FPGA1连接通用接口芯片2，桥接芯片3分别连接通用接口芯片2以及PCI-E插口4。

图2所示为低功耗边缘端高速通信接口的详细实现图，如图2所示，其中通用接口芯片2可以为接口芯片CH365，桥接芯片3可以为PCI Express接口芯片PEX8112。