[实用新型]一种可编程多接口通用控制器

权利要求书

1.一种可编程多接口通用控制器，其特征在于，所述通用控制器包括：均与ARM处理器相连接的开关量输入阵列、光耦隔离输入阵列、通信电路、电源电路、NMOS管输出阵列、PMOS管输出阵列、光耦隔离输出阵列、继电器输出阵列；

其中，所述ARM处理器作为整个控制器的控制核心，负责输入数据采集、逻辑控制、数据处理以及与上位机通信；

所述开关量输入阵列，用于接收开关量信号，并滤波和信号整形后发送至所述ARM处理器；

所述光耦隔离输入阵列，用于接收电压量信号并输送给ARM处理器；

所述通信电路，用于连接外围部件；

所述电源电路，用于为整个电路提供工作电源；

所述NMOS管输出阵列，用于驱动大功率外围部件，输出有效电平为低电平；

所述PMOS管输出阵列，用于驱动大功率外围部件，输出有效电平为高电平；

所述光耦隔离输出阵列，采用光电隔离输出，用于需要隔离控制的外围部件；

所述继电器输出阵列，用于输出开关量控制信号。

2.根据权利要求1所述的通用控制器，其特征在于，所述通信电路，包括：CAN通信电路、RS485通信电和RS232通信电路，分别用于连接具有CAN通信接口、RS485通信接口、RS232通信接口的外围部件。

3.根据权利要求1所述的通用控制器，其特征在于，所述通用控制器，还包括：

EEPROM存储电路，与所述ARM处理器相连接，用于保存配置参数。

4.根据权利要求1所述的通用控制器，其特征在于，所述开关量输入阵列中包含至少一路开关量输入电路；其中，所述开关量输入电路的外部开关量输入信号经D12反向二极管输入到U40-F进行信号整形后，输入所述ARM处理器。

5.根据权利要求4所述的通用控制器，其特征在于，所述U40-F为采用带施密特触发器功能的反相器，其输出端一端连接上拉电阻R81,另一端连接限流电阻R156以及输入指示灯D35，当外部输入开关量为开启状态时，U40-F输出低电平状态，D35指示灯不亮，当外部输入开关量为闭合状态时，U40-F输出高电平状态，D35指示灯点亮。

6.根据权利要求1所述的通用控制器，其特征在于，所述光耦隔离输入阵列中包含至少一路光耦隔离输入电路；其中，所述光耦隔离输入电路的外部电压输入信号经电阻R15、R16输入到双向光耦U13,电容C45对输入的电压信号进行滤波，双向光耦U13输出端连接带施密特触发器功能的反相器U37-A，经反相器U37-A整形后，输入所述ARM处理器。

7.根据权利要求6所述的通用控制器，其特征在于，所述U37-A为采用带施密特触发器功能的反相器，其输出端一端连接上拉电阻R18,另一端连接限流电阻R125以及输入指示灯D14，当外部输入电压信号为高电平状态时，光耦U13内部发光二极管导通，其输出端输出低电平状态，经U37-A反相器后，输出高电平，D14指示灯点亮；当外部输入电压信号为低电平状态时，光耦U13内部发光二极管不通，其输出端输出高电平状态，经U37-A反相器后，输出低电平，D14指示灯不亮。

8.根据权利要求1所述的通用控制器，其特征在于，所述NMOS管输出阵列，包括：与ARM处理器输出引脚连接的U34总线驱动器，U34总线驱动器连接U35达林顿管阵列芯片ULN2803,并由U35分别控制NMOS管Q1～Q7导通，当Q1～Q7导通时，其有效输出电平为低电平，F3～F9为自恢复保险，其一端分别连接NMOS管Q1～Q7，另一端分别连接外设部件。

9.根据权利要求1所述的通用控制器，其特征在于，所述PMOS管输出阵列，包括：与所述ARM处理器输出信号相连的NPN三极管Q13，输出信号通过NPN三极管Q3放大后，控制PMOS管Q8导通，Q8导通时，其有效输出电平为高电平，F10为自恢复保险，其一端连接PMOS管Q8，另一端连接外设部件。

10.根据权利要求1所述的通用控制器，其特征在于，所述光耦隔离输出阵列的U29总线驱动器与所述ARM处理器的输出引脚连接，U29总线驱动器连接U30管阵列芯片,并由U30分别控制光耦芯片U31、U32导通，其输出端连接外设部件；

所述继电器输出阵列的U33总线驱动器与所述ARM处理器的输出引脚连接，U33总线驱动器连接U36管阵列芯片,并由U36分别控制继电器RL1～RL6，RL1～RL6输出端为开关量输出。