[发明专利]一种基于自旋忆阻器的组合逻辑电路及实现方法

权利要求书

1.一种基于自旋忆阻器的组合逻辑电路，其特征在于，包括第一自旋忆阻器(M₁)、第二自旋忆阻器(M₂)、第三自旋忆阻器(M₃)、第四自旋忆阻器(M₄)、第一PMOS管(T₁)、第一NMOS管(T₂)、第二PMOS管(T₃)、第二NMOS管(T₄)、第一负载自旋忆阻器(M_s1)、第二负载自旋忆阻器(M_s2)、第三负载自旋忆阻器(M_s3)、第四负载自旋忆阻器(M_s4)、恒定电压V_c、电源电压VDD、第一脉冲信号源(a)和第二脉冲信号源(b)；

第一自旋忆阻器(M₁)的正极与第一脉冲信号源(a)的正极相连，第一自旋忆阻器(M₁)的负极与第一PMOS管(T₁)的源极S、第二PMOS管(T₃)的栅极G、第二NMOS管(T₄)的栅极G相连；第二自旋忆阻器(M₂)的正极与第二脉冲信号源(b)的正极相连，第二自旋忆阻器(M₂)的负极与第一PMOS管(T₁)的源极S、第二PMOS管(T₃)的栅极G、第二NMOS管(T₄)的栅极G相连；第三自旋忆阻器(M₃)的负极与第一脉冲信号源(a)的正极相连，第三自旋忆阻器(M₃)的正极与第一PMOS管(T₁)的栅极G、第一NMOS管(T₂)的栅极G、第二NMOS管(T₄)的源极S相连；第四自旋忆阻器(M₄)的负极与第二脉冲信号源(b)的正极相连，第四自旋忆阻器(M₄)的正极与第一PMOS管(T₁)的栅极G、第一NMOS管(T₂)的栅极G、第二NMOS管(T₄)的源极S相连；第一PMOS管(T₁)的漏极D和第一NMOS管(T₂)的漏极D相连，第一NMOS管(T₂)的源极S接地；第二PMOS管(T₃)的漏极D和第二NMOS管(T₄)的漏极D相连，第二PMOS管(T₃)的源极S接电源电压VDD；第一负载自旋忆阻器(M_s1)的负极与第一PMOS管(T₁)的源极S相连，第一负载自旋忆阻器(M_s1)的正极与恒定电压V_c相连；第二负载自旋忆阻器(M_s2)的负极与第一PMOS管(T₁)的漏极D相连，第二负载自旋忆阻器(M_s2)的正极与恒定电压V_c相连；第三负载自旋忆阻器(M_s3)的负极与第二PMOS管(T₃)的漏极D相连，第三负载自旋忆阻器(M_s3)的正极与恒定电压V_c相连；第四负载自旋忆阻器(M_s4)的负极与第二NMOS管(T₄)的源极S相连，第四负载自旋忆阻器(M_s4)的正极与恒定电压V_c相连。

2.根据权利要求1所述基于自旋忆阻器的组合逻辑电路，其特征在于，第一PMOS管(T₁)和第一NMOS管(T₂)组成第一反相器(I₁)；第二PMOS管(T₃)和第二NMOS管(T₄)组成第二反相器(I₂)。